This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
使用1258的评估板测试1KHz 满幅输入的正弦信号时，发现动态性能很差，和手册上给的频谱图相差较多，但是用外灌时钟时，动态性能明显变好，请问这个原因是什么呢？
您好，
这应该是评估板上的晶振时钟性能不够好造成的，比如频率稳定性、温漂等，这会影响ADC的噪声性能，具体见下面FAQ分析：
[FAQ] ADC Noise: Can clocks affect your ADC’s noise performance?
谢谢您的回答！请问时钟抖动小于多少ps才能达到手册上给的频谱图上的性能呢？
手册上给的频谱图没有给出具体的clock jitter参数，不过您可以根据下面链接中提供的jitter与SNR的关系公式计算出需要的jitter参数：
https://www.allaboutcircuits.com/industry-articles/resolving-the-signal-part-10-how-clock-signals-affect-precision-adcs/
