This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
请教一下，控制ADS1278的采样率是否要通过控制精确它的主时钟实现，这款芯片好像没有启动信号哦。
我想你是看了手册上的时序图跟时钟画在一起引起的想法吧.
主时钟是持续供给的, 时序图上只是表示控制逻辑对于 CLK 采样延迟. 下面的信号是要严格保证时序最少需要时间的
我的想法不是通过那个时序图得到的，而是看到手册上没有提到如何控制采样率，比如对一个信号实现一秒种1024*32次采样，如何达到？
datasheet上有说每种模式的FCLK/FDATA,我的理解就是要达到精确的采样率，就要精确控制主时钟（FCLK），这样的思路没有问题吧？
这个说法是对的，如果要得到精确的采样率，那么需要精确的主时钟；
这是DS ADC 与 SAR ADC的主要区别
