你好，我在使用ADS127L01这款芯片时出现了一些问题，第一个是手册上写的是DRDY会在第一个SCLK的下降沿升高，但我这里得到的却是DRDY在SCLK上升沿升高，具体情况在第一张图显示；
第二个问题是正常工作几秒钟后，DRDY的波形变成了第二张图所示情况，且DOUT也变为了高电平保持不变，不知如何解决。
您好，
您是按照 datasheet Figure 128. ADS127L01 Configuration Sequence 初始化的设备吗？
在连续转换模式下未读取数据时，DRDY/FSYNC保持低电平，但在下一个DRDY/FSYNC下降边 2tCLK时间之前转变为高电平，因此应该是在一个转换周期内没有完成读取转换数据造成的。看您SCLK在DRDY低电平后也就显示了一个周期。
关于第二个问题，正常工作是指可以正确读取转换结果是吗？您使用的是 SPI interface模式是吗？DRDY周期是多少？是您设置的输出速率吗？