DAC34H84的TI官方开发板。
用FPGA在时钟的上升下降沿的时候放上数(用示波器看眼图和时钟的关系绝对满足setup和hold time时间关系),但是始终只有上升沿的数能从IOUTA和IOUTB模拟口出来,IOUTA和IOUTB始终是一样的,这是怎么回事?
不应该是IOUTA出的是上升沿采的数转换的而IOUTB是下降沿采的转换的吗?
莫非需要在哪里设置?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
还是不行啊,周期设成一样的也不行,我现在是上升沿的数据是一个正弦波,下降沿是0。但是怎么调整时钟频率和相位关系,IOUTA和IOUTB始终是一样的,连噪声的波形在示波器上看都是一样的。
我是这样实现的,FPGA产生两个时钟clk100MHz0和clk100MHz180,然后分别在其上升沿放数(便于测试,我clk100MHz0放的是一个正弦波,clk100MHz180放的是0),然后DATACLK是clk100MHz90,这样的时候IOUTA和IOUTB都输出的是我clk100MHz0的波形。
如果调整DATACLK的相位,IOUTA和IOUTB的输出一起动,时钟一样。
DACCLK时钟变成100MHz,IOUTA和IOUTB的输出也是一起动。
感觉上就像是IOUTA和IOUTB是同一个沿采的一样,因为在示波器上看两个波形就像是同一个波形。
一点小建议
先设置寄存器,把内部的常数数据源和NCO或者Mixer打开,看一下输出的结果是不是正常。
然后启用IQtest功能,看看寄存器里是不是有告警。
Data routing 改成别的也是一样的,没什么效果,(开mix的时候Data routing是有效果的,可以看到IOUTA和IOUTB有区别),IOtest总是失败(读寄存器的话pattern肯定是写进去了,但是iotest_results都是1,也就failed)。
我给DAC的只有DACCLK 100MHz,DATACLK 100MHz90,DATA,板子上没有画ISTRP和SYNC,与这个有没有关系呢?
当时考虑是不用FIFO的,貌似这两个信号如果不用FIFO的话应该是没有啥用的。