This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
调试的是ADS1194，每个/DRDY 接收转换数据并通过串口发送到串口助手中，先调试的CH1~CH4 通道，使用的是内部的Test_signal，增加了一位调试位，即每进一次/DRDY，调试位自加1.
问题：发现在一定时间的转换后数据会少一位输出。如图：
调试了，DATA Rate ，SPI ，串口的速率，发现都没有什么效果，还是会在一段时间内发生这个异常。计算在一个DRDY内能够把数据完整传送出去啊，不知道为什么会在一段时间内乱掉，请帮忙分析下原因。
有没有排查过一段时间后电源和基准有无异常。上位机缓存是否可能发生溢出？
是上位机的问题。。。没想到这里有问题。 多谢解答。
