• 状态
  • 已锁定 已锁定
  • 个回复 1 个回复
  • 名订阅用户 14 名订阅用户
  • 次查看 1559 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

LMK 04828 使用单PLL 0-delay模式，通过PLL2倍频

hai yu1
Prodigy 10 points
Other Parts Discussed in Thread: LMK04828, ADC12J2700EVM

TI的工程师您好：

我在使用贵公司的ADC12J2700EVM做设计时，想从LMK04828的OSCin端输入16MHz的时钟，只使用单个PLL，通过PLL2的0-delay模式倍频出2.56GHz的ADC采样时钟和0-delay的SYSREF  16MHz的时钟，遇到了PLL无法锁定的问题。我已经按附件的文档建议的修改了ADC12J2700EVM。

tidu752-Synchronization of JESD204B Giga-Sample ADCs using Xilinx Platform for Phased Array Radars.pdf