大家好。
我采用10MHz晶振提供时钟，时钟信号经过100nF电容耦合后的电平范围为1V~2V，配置R=1，N=150。采用FPGA驱动，时序按照手册第14页进行编写，由于19页中要求R5使能LDO后需要至少10ms才能设置R1，所以我在完成R5的写入后加入了10ms的延时后才继续后面的寄存器写入，但是输出引脚Fout没有信号输出，Ftest/LD也是低电平。
我进行了以下几项测试：
1 FoLD设置为3，即 Digital Lock Detect，Ftest/LD输出0V，Fout输出0V，同时对几个电源电压信号进行了测量：VregPLL1/VregPLL2=2.71V, VregBUF=2.01V, VregVCO=0.423V, VrefVCO=0V, CPout = 0V;
2 FoLD设置为5，即 N Counter Output Divided by 2 ，Ftest/LD输出1.3MHz左右的方波（应该是5MHz），Fout输出0V，同时对几个电源电压信号进行了测量：VregPLL1/VregPLL2=2.71V, VregBUF=2V, VregVCO=0.423V, VrefVCO=0V, CPout = 0V;
3 FoLD设置为7，即 Analog Lock Detect，Ftest/LD输出2.4V，Fout输出300MHz的正弦信号，同时对几个电源电压信号进行了测量：VregPLL1/VregPLL2=2.71V, VregBUF=2.67V, VregVCO=2.64V, VrefVCO=1.5V, CPout = 1.1V;
4 FoLD设置为15，即 R Counter Output，Ftest/LD输出10MHz方波(正常)，Fout输出0V，同时对几个电源电压信号进行了测量：VregPLL1/VregPLL2=2.71V, VregBUF=2V, VregVCO=0.425V, VrefVCO=0V, CPout = 0V;
请给位工程师帮我确认下是什么问题。我自己怀疑是焊接的问题，但是经过了多次焊接，重复进行了上面4项测试，结果都相同。
