This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的TI工程师：
最近在调试CDCE72010，配置完所有寄存器之后，输出端的信号可以探测到相应的频率，但是抖动比较大，而且PLL_LOCK管脚也没有锁定。我的外围LF电路已经按照如图设计：
可否上传一下原理图和PCB，以做进一步的分析。除了滤波器件影响锁定之外，PCB布线的影响也很大。
如果配置正确，PLL_LOCK低则还没有锁定。你用的什么vcxo?配置时候测试下CP有没有变化，谢谢
您好，原理图如下：请您帮忙看下~
您好，我们使用的是SIT3822AI-2D2-33EH的600MHz的差分VCXO~
您好，我们使用的是SIT3822AI-2D2-33EH的600MHz的差分VCXO，测试了没烧程序到程序烧写完成的过程中，VCXO输出的电压V_control一直保持在600mv，没有发生过变化，这样推断cp的输出电流没有发生变化
