请教：
一个采用DSP+FPGA架构的板卡，二者间通信想采用rapid IO (3.125G)或是PCIE2.0，预计带状线长度控制在5英寸，是否需要加均衡器或者预/去加重芯片解决眼图闭合问题？或者说多长距离需要加，都需要从哪些方面的考虑呢？板材？温度范围？如果需要加的话有没有推荐的型号？
DSP选用的是C6655、FPGA选的是altera 的Arria 10、板材是TU-752
谢谢
请教：
一个采用DSP+FPGA架构的板卡，二者间通信想采用rapid IO (3.125G)或是PCIE2.0，预计带状线长度控制在5英寸，是否需要加均衡器或者预/去加重芯片解决眼图闭合问题？或者说多长距离需要加，都需要从哪些方面的考虑呢？板材？温度范围？如果需要加的话有没有推荐的型号？
DSP选用的是C6655、FPGA选的是altera 的Arria 10、板材是TU-752
谢谢
