• 状态 TI Thinks Resolved
  • 已锁定 已锁定
  • 个回复 1 个回复
  • 答案 1 答案
  • 名订阅用户 10 名订阅用户
  • 次查看 151 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

DS90UB926Q-Q1: 上电时序问题

evan yang
Prodigy 20 points
Part Number: DS90UB926Q-Q1

你好，以上是DS90UB926的上电时序，看见时序图要求电源上电时间小于1.5ms，这个时间比较难满足，要求电源一定要在这么短的时间满足上电时间要求吗？目前设计的电路不满足这个时间要求，上电时间是2.8ms，不满足这个上电时间对DS90UB926有什么影响。

PDB的时间要求，PDB对地电容要大于10uF，这个地方是要求电源上电稳定后，再拉高PDB电平，这里要求满足的时间是多少？在规格书里面没有看见，我现在将PDB脚连接到了MCU上，我需要VDD上电后多久才能把PDB管脚拉高？

  • 0
    TI__Guru**** 295050 points

    您好，是的，VDDIO和VDD33_x的爬坡时间必须小于1.5ms呢，我们是建议客户一定要按照数据手册中的电气特性使用，如果不满足这个上升时间的话， 可能芯片在后续工作中会遇到一些问题，在debug的时候还是要重新回到上电时序的问题再去解决就比较麻烦。

    什么时候将PDB拉高，没有严格的要求，只要等所有的电压上电起来稳定之后再将PDB拉高就可以。

    顺祝元旦快乐。