• 状态 TI Thinks Resolved
  • 已锁定 已锁定
  • 个回复 3 个回复
  • 答案 1 答案
  • 名订阅用户 10 名订阅用户
  • 次查看 225 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

TLK2711-SP: 关于产生时钟信号TXCLK的疑问

gravity
Intellectual 270 points
Part Number: TLK2711-SP
Other Parts Discussed in Thread: LMK00308

您好，关于TLK2711的发送时钟TXCLK如何产生有两种方式，请看看哪种更好？

1. 晶振输出100M，接入FPGA的buffer G，一方面用于产生16bit数据，另一方面通过ODDR产生TXCLK，接入TLK2711的管脚

2. 晶振输出100M，接入1分8路偏斜时钟驱动器（1-to-8 Skew Clock Driver），一路接入FPGA用于产生16bit数据，另一路接入TLK2711的TXCLK管脚

之前的项目采用方法1，晶振输出时钟经过FPGA的DCM后生成TXCLK，容易出现误码。

  • 0
    TI__Guru**** 295050 points

    您好，相比较更推荐第二种方法。

    第一种方法有两个问题，第一经过buffer之后，输出一路分给两个应用，这样最直接的影响就是很难做到阻抗不匹配，那么信号在传输过程中会发生反射现象，可能会造成误码。

    第二个需要考虑的问题就是clock的jitter问题，接入FPGA的buffer之后，jitter性能的影响是否存在，因为我们要保证整个链路的jitter，如果TLK2711发送端jitter大了，那么接收端的jitter要小，才能保证整个链路的jitter裕量。

    第二种，一路输出通过一个fanout（1分8路）输出的器件，这种就避免了阻抗不匹配的问题。

    其次如果时钟的fanout器件可能会带有jitter cleaner功能。 

  • 0 回复 Kailyn Chen
    Intellectual 270 points

    非常感谢您的解答，可以推荐一个TI公司的时钟驱动器吗？用于第二种方法。

    另外1分8路时钟驱动器，可以保证阻抗匹配的前提下，输出多路时钟，大概的原理是什么？

  • 0 回复 gravity
    TI__Guru**** 295050 points

    您好，因为TX_CLK是TTL输入，我根据支持TTL输入筛选的fanout 器件如下：

    https://www.ti.com/clocks-timing/buffers/products.html#404=Fanout&776=LVTTL&

    其中LMK00308可以支持8路输出。

    https://www.ti.com/lit/ds/symlink/lmk00308.pdf

    如果一路输出，直接给多路使用的话，layout时从一路输出这里引出来给多路，这里不太好做到阻抗匹配。

    但是fanout器件本身过孔和引线应该是可以通过设定的规则进行引出来的，我们用户自己在layout时就避免了这些问题。