<941 bring up guide.pdf>给出的 DSI 时钟频率与视频 PCLK 之间的转换按如下公式:
f_PCLK = (f_DSI*N_Lanes)/12
但是SOC在配置DSI CLK时一般为了一些blanking会对计算出的clk*1.2, 如下例所示:
timing: h_active=1920, hbp=32, hfp=48, hsw=48, v_hactive=720, vbp=4, vfp=4, vsw=8
pixel clk=(1920+32+48+48)*(720+4+4+8)*60=91Mhz
soc配置dsi clk(4LANE)时=pixel clk*3*1.2=328Mhz
这个时候soc这边dsi clk=328Mhz, 然后按<941 bring up guide.pdf>中的公式计算941那边的f_PCLK=(328*4)/12=109Mhz与91Mhz相差很多
这种以哪个为准?