1.LMK04803使用双PLL模式时PLL1一直无法锁定，而PLL2是锁定的，其中PLL1的ref为时钟源100M输入，feedback为外部VCXO(CVHD-950 50MHz)，在这种状态下，如果打开holdover功能时，ref外部时钟输入可以在99.999-100M时可以锁定PLL1，但是关掉holdover后在100M范围内PLL1 DLD始终无法拉高了，请问这是什么原因？这样会不会影响到输出的信号质量？
2.另外如果我使用单PLL2模式时将VCXO当做PLL2的ref时，按照VCXO的高精度是否可以不考虑他的抖动而得到正常达标的输出时钟呢？