[参考译文] THS4551：使用 THS4551的 Δ-Σ ADC 模拟前端的电路概览

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1488249/ths4551-circuit-review-of-analog-front-end-for-delta-sigma-adc-using-ths4551

工具与软件：

您好！
我正在设计用于驱动 Δ-Σ ADC (ADS127L18/4等效产品)的模拟前端。 ADC 配置为使用宽带数字滤波器以调制频率4.096MHz、1kHz (OSR=4096)的数据速率对双极单端交流源进行采样。

我选择使用全差分放大器将信号端信号转换为差分信号。 它有助于简化电源设计并允许更大的动态范围、此时、我想使用前端作为低通滤波器、以便在 ADC 调制频率下尽可能衰减信号。 电路需要具有非常低的噪声、因为环境条件下的信号源约为~ 100uVrms、我希望噪声不超过此值。

以下是要求和设计详细信息

• 信号源的最大振幅为+3.3V
• 信号源的最小振幅为-3.3V
• 信号源的频率范围为0-400Hz
• ADC 基准电压为2.5V 的1倍范围
• ADC 前端由一个配置为与低通 RC 滤波器级联的二阶低通滤波器的 FDA 组成。 FDA 设计为截止频率~8kHz 且 Q 值~0.707的二阶巴特沃斯滤波器。 RC 滤波器值可从 ADC 数据表中获取、以用作电荷库。

我附上了要与 TINA-TI 一起进行仿真的电路、说明目前为止我所做的进展。 起初、没有 C5、R9和 R10 (具有明显的闭环增益峰值和负相位裕度)、电路不稳定、我通过研究噪声增益公式、尝试不同的值、并观察噪声增益曲线的变化来获得要使用的值。 为 C5、R9和 R10添加这些值后、我模拟环路增益波特图以找到61度的相位裕度、并在大约8kHz 处切断闭环增益。 我还仿真了闭环系统的噪声分析。  

因为这是我第一次设计低噪声模拟电路、所以在继续进行硬件电路原型设计之前、需要 TI 专家的帮助、仔细核对电路仿真的理解程度以及电路是否正确无误。

此外、我利用以下资源设计有源滤波器、无源滤波器和截止频率选择：
TI 高精度实验室

sboa114

第343章

使用 Δ-Σ ADC 进行设计：优化性能的系统设计注意事项

ADS127L1x 数据表 及其 EVM 用户指南

THS4551数据表

[常见问题解答]Δ-Σ ADC 抗混叠滤波器元件选择

模拟滤波器向导

CY