This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] THS3092:电路中到处都是谐波

Guru**** 1125150 points
Other Parts Discussed in Thread: THS3092, CDCE925
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1121367/ths3092-harmonics-everywhere-in-the-circuit

器件型号:THS3092
主题中讨论的其他器件: CDCE925

你好

我正在使用 CDCE925PWR 生成19.3Meg 赫兹方波。 以馈入此 THS3092。 只要我打开运算放大器、我就会在电路中的任何地方看到、我拥有的每个直流输入都有260mV 峰值电压。 我有来自墙上适配器的5V 输入、用于进入3.3V LDO 和1.8V LDO。 我在电路中的任何地方都能看到这一点(图3)。 我运行 FFT、其频率分量是19.3Meg 赫兹的倍数。 我能够在没有这种波动的情况下操作 PLL 并生成该方波、但当我将其连接到 THS3092时、我会看到这种类型的波动。 在图4中、我得到了正确的输入和输出波。 我真的很困惑为什么会发生这种情况。 我在这个问题上已经呆了几个星期了、您能帮我解决吗?

谢谢你

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Young、

    我错过了 THS3092输出端的隔离电阻器或端接电阻器。 如何将示波器连接到 THS3092的输出?

    只需确认一下:THS3092的电源电压是+30V 单电源吗?

    您的电路板是否为实心接地层、您是否遵循 HF 设计实践? 振铃可能来自不合适的示波器探针。 使用此类示波器探头和接地弹簧:

    Kai

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的。 我有4个分层 PCB 板、我使用的是顶部电容为3.9pF 的 TPP 0250探针。 这可能是偏置电路的问题吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、电源电压为30V 单电源

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Young、

      如何将 PLL 连接到 THS3092? 是否可以从 C1上的源发生器输入方波? 我同意 Kai 的说法、可能是由于示波器探头的电容、您需要一个隔离电阻器。 THS3092数据表中的图8建议在测量输出范围之前串联电阻约为40-50欧姆。

    谢谢、
    Sima

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我将 PLL 输出连接到 C1电容器。 我可以在接地平面和 VDD 以及电路中的任何位置看到频率。 这是否是接地弹跳问题? 我看不到类似的东西、但当我连接 THS3092时、我看到这个问题。我看到电路中到处都有30mV P2P 19.3MHz 的波形。 我真的很困惑

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Young、

    CDCE925是一款速度非常快的芯片、生成20MHz 方波可能会产生大量噪声。 我想您需要在电压引脚处使用 π 型滤波器、以防止谐波在整个电路板上传播。

    您是否仔细遵循了数据表第12.1节中的"布局指南"? 您是否切割了晶体下方的接地层?

    您能不能展示一些设置和印刷电路板的照片? 您能显示布局吗?

    Kai

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    右侧是 PLL 及其电源电压。 有一个非常接近 Vdd 的引脚、就像这个引脚。 您是否认为这可能会导致问题(下图)? 我只是使用来自电源的30伏电压。 我还没有使用直流/直流转换器。 30伏直流电来自电源。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Young、

    有几个问题:

    去耦电容必须直接位于引脚3、6和9处。 去耦电容器距离太远。 在这么远的距离内、它们似乎不存在。 因此您的芯片未正确去耦。

    2.信号接地必须连接到引脚5和12。 但我看不到任何到信号接地的连接。

    此外、信号接地需要通过许多过孔连接到底层实心接地层、这些过孔需要靠近 CDCE925的接地引脚放置。 但我看不到任何过孔。

    4.我也错过了去耦电容器接地端子附近的许多接地过孔。

    5.在顶层和底层使用接地填充,并将其与多个过孔(每5mm 左右)连接到底层实心接地层。

    6.如果电路板上没有任何隔离、端接或滤波电阻器,请勿直接运行输出信号。 这些信号必须通过微带或带状线技术进行布线阻抗控制。

    7.引脚14的信号不应布置在晶体的一个端子周围的环路中。

    您可能需要查看我为另一个线程制作的示例布局、以了解如何在 HF 电路中处理接地填充、接地过孔、去耦电容器和实心接地层:

    https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1086289/opa847-opa847-oscillation-for-embedded-gain-transimpedance-design

    查看去耦电容器放置在芯片的位置、以及用于将接地填充和去耦电容器的接地端子与实心接地层的接地过孔数量。

    Kai  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    信号接地连接到引脚5和12、我将使用 TOPLAYER 作为接地层。 PLL 输出中所需的输出电阻是多少? 我的 PLL 工作正常、但只有当我连接到 THs 3092时、问题才会出现。 我是否必须重新设计 PCB 板才能解决此问题?

    年轻

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Young、

    [引用 userid="521540" URL"~/support/amplifiers-group/amplifiers/f/amplifiers-forumer/1121367/ths3092-谐波-电路中的无处不在/4160390#4160390"]我使用 toplayer 作为接地层。

    顶层是组件侧吗? 将组件侧用作接地平面不是好主意。 您不能使用此方法形成真正的接地平面。 您肯定只需要一个单独的平面用于信号接地。 您迫切需要一个坚固的地面飞机。 "固体"是指"不中断"、"无任何间隙"。

    [~引脚 userid="521540" URL"/support/amplifiers-group/amplifiers/f/amplifiers-forumer/1121367/ths3092-谐波-电路中的无处不在/4160390#4160390"] PLL 输出中需要的输出电阻是什么?[/QUESP]

    CDCE925数据表提出了建议。 请参阅图5。

    [引用 userid="521540" URL"~/support/amplifiers-group/amplifiers/f/amplifiers-forumer/1121367/ths3092-谐波-电路中的无处不在/4160390#4160390"]我的 PLL 工作正常、但只有当我连接到 THS3092时、问题才会出现。

    否、PLL 工作不好、这与 THS3092无关。 请参阅 CDCE926数据表第12.2节中图24中的建议布局。 您尚未遵循其中提供的任何建议。 您是否注意到了方框1...4? 您的布局看起来完全不同、并不适合这项工作。

    [引用 userid="521540" URL"~/support/amplifiers-group/amplifiers/f/amplifiers-forumer/1121367/ths3092谐波-电路中的无处不在/4160390#4160390"]我是否必须重新设计 PCB 板才能解决此问题?

    是的、我认为是这样。 请遵循 CDCE925数据表图24中给出的提示。

    Kai

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Kai、

    我有4个分层 PCB。 第1、第3和第4个电离器被指定为接地层。 我将第二层用作 VDD 平面、其中有用于 VDD 的焊盘、例如30V、5V、3.3V。 您是不是说我不应该将这一层指定为接地层? 我能否重新设计 PCB 并在组装另一个 PCB 板之前向您展示这一点是否正常?

    我非常感谢您的所有建议。

    谢谢你

    年轻

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kai:

    添加到我之前的评论中。 您如何建议将信号从 PLL 路由到 THS3092的输入? 您是否推荐我应该使用的特定层? 我真的想尽量减少本例中的谐波。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Young、

    [~引语 userid="521540" URL"/support/amplifiers-group/amplifiers/f/amplifiers-forumer/1121367/ths3092谐波-电路中的无处不在/4161447#4161447"]我能否重新设计 PCB 并在组装另一个 PCB 板之前向您展示这种情况吗?

    当然可以。 我或 TI 的某个人一定会查看您的布局。

    [~ userid="521540" url="/support/amplifiers-group/amplifiers/f/amplifiers-forumer/1121367/ths3092谐波-电路中的无处不在/4161447#4161447]I 具有4个分层 PCB。 第1、第3和第4个电离器被指定为接地层。 我将第二层用作 VDD 平面、其中我有用于 VDD 的焊盘、例如30伏、5伏、3.3伏。[/QUERT]

    当顶层包含组件时、应使用第二层作为实心接地层。 否则、电源电压噪声将杂散耦合到信号布线和元件中。 这与所有去耦电容器的错误放置相结合可能会导致您的巨大噪声问题。

    在电压引脚(π 型滤波器!)上使用 LRC 滤波时 CDCE925可能不需要 VDD 平面。 这就是我在混合模拟数字电路中的工作方式。 我在每个模拟和数字芯片的电源电压引脚上使用 π 型滤波器、而不使用电源电压平面。 我用于信号接地的自由平面。 是的、我通常具有多个实心接地层。

    [引用 userid="521540" URL"~/support/amplifiers-group/amplifiers/f/amplifiers-forumer/1121367/ths3092谐波-电路中的无处不在/4161447#4161447"]您的意思是第一层根本不应将该层指定为接地层?

    元件和信号轨道的顶层应完全填充信号接地、形成所谓的"接地填充"。 接地填充物必须通过尽可能多的通孔连接到底层实心接地层、至少每5mm 左右。 接地填充在 HF 电路中非常重要、因为它们可以非常有效地屏蔽彼此的信号。

    [引用 userid="521540" URL"~/support/amplifiers-group/amplifiers/f/amplifiers-forumer/1121367/ths3092谐波-电路中的无处不在/4161524#4161524l]"、以添加到我之前的评论中。 您如何建议将信号从 PLL 路由到 THS3092的输入? 您是否推荐我应该使用的特定层?

    当您在顶层路由信号并在第二层中具有实心接地层时、不需要特定层。 但在任何情况下、都要添加图5中的端接电阻器、将其直接安装到 CDCE925的输出端、并尝试通过50R 微跳闸线路将信号路由到 THS3092。 THS3092应靠近 CDCE925的输出放置、以使信号长度尽可能短。

    此外、还应优化 THS3092周围的布局。 查看 THS3902数据表中的 EVM 如何放置反馈电阻器。 不要在这里使用过长的铜轨。 每毫米都很重要。

    Kai