请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：OPA855 大家好
如 OPA855的数据表中所示、GBW 为8G、 但实际上该参数有一定的偏差、例如±15%。 在我要 进行一些最坏情况仿真分析时、如何更改 OPA810 SPICE 模型中的 GBW。
此外、当我尝试模拟开环增益时 、开环增益曲线在4.56G 时交叉为0dB。 据我所知、开环增益曲线不受外围电路的影响。是否有任何误差？
尊敬的 Sam：
我们发现 、我们最近 的运算放大器的输出振荡更加严重。 通过交叉测试 、我们确认 这批芯片可能存在一些问题。 我们怀疑 OPA855中 GBW 的偏置。
根据运算放大器的稳定性分析、相位裕度仅为36.12°、 但振荡的振幅是我们可以接受的。因此、我想 这一批 OPA855的主极点频率已经向前移动、导致相位裕度下降、因此 我们最近 的运算放大器的输出振荡更加严重。
有鉴于此，我想知道不同批次芯片的主极偏差以及如何进行仿真。
最棒的
Zhiyao、如果没有原理图、很难对此进行说明-但是
在互阻抗设计中、环路相位裕度主要受模型中主极点位置以及源极 C 和反馈 C 的影响。在模型中、主极点非常简单、 正向路径中的高阶极点和传播延迟对于低电压增益应用而言并不重要、而是变得更加重要。这里是主极点模型中的区域、将 C1更改为在电路中测试器件。 此外、我认为我在本文中使用 ZT 设计来说明相补角测试、是的、最后我参加了有关 LG 相补角的 ZT 设计讨论。 36度通常适用于 ZT 设计、但您不应振荡-在生产中、您需要解决该问题、而不应忽略它。
