This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV4041:TLV4041

Guru**** 2513645 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1048202/tlv4041-tlv4041

器件型号:TLV4041

您好!

我正在设计 TLV4041R5DBVR 推挽式器件(我更喜欢漏极开路、但遗憾  的是、封装中没有比微型 DSBGA 更大的漏极开路器件)。 我需要将该比较器的输出连接到 FPGA 的 LVCMOS18输入(比较器和 FPGA 组都使用1.8V 电源)。 数据表中该比较器的 VOL/VOH 的唯一相关信息是:

我无法控制 IsSource (顺便说一下它是什么?)、并且 Vs=1.8V。 我觉得 FPGA 引脚可以切换、因为 FPGA 的 VILmax=0.63V、VIHmin=1.17V、但如何在这里为 VOL/VOH 提供正确的数字? FPGA 引脚泄漏电流<|15|uA。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Genrikh

    感谢您发表您的问题、很抱歉造成混淆。  根据 FPGA 引脚的泄漏电流(15uA)、我们可以得出结论、输入阻抗非常高(根据典型性能曲线、V-和 V+的压降将小于10mV)。

    因此、如果 VS = 1.8V 供电、我们预计不会出现任何问题、从而满足比较器输出 FPGA 的逻辑高电平和低电平要求。  如果您需要对输出电压进行电平转换或需要将输出合并到单条线路中、通常需要开漏。  这听起来不是您的应用所需的任何一个、因此我实际上建议您使用具有推挽输出级的比较器。

    卡盘

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    卡盘、

    明白了。  

    谢谢!