This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV3604:LVDS 输出

Guru**** 657930 points
Other Parts Discussed in Thread: TLV3604, TLV3605
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1041244/tlv3604-lvds-output

器件型号:TLV3604
主题中讨论的其他器件: TLV3605

您好!

客户已按照有关 LVDS 输出的确认进行操作、详情如下。

"
对于 TLV3604、如果为 VCCI/VCCO 使用5V 电源、LVDS 输出电压电平是多少?
对于 TLV3605、如果为 VCCO 使用3V3电源、LVDS 输出电压电平是多少?

这些 LVDS 输出是否可以连接到1V8公差 FPGA IO?

想知道 IC 是否具有将提供的 VCCO 电压转换为较低电压电平(与1V8 FPGA 兼容)的内部稳压器。 这通常是 FPGA 的水平
"

此致、
梅纳德

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    典型输出共模电压指定为1.2V

    只有当两个 FPGA 输入引脚可配置为 LVDS 输入时、才能将输出连接到 FPGA。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您一如既往的支持、Clemens。  

    也许您刚刚补充说、TLV3604/TLV3605的输出电平是标准配置、其共模电压为1.2V、差分电压摆幅为+/- 350mV、与电源无关。 因此、如果 FPGA 具有 LVDS 端口、您应该可以正常工作。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Maynard、您好!

    请记住,LVDS 输出是输出之间的开关电流*,输出之间需要100欧姆电阻器来生成正确的逻辑电平。

    无论电源电压如何、输出都遵循 LVDS 规格。 因此、如果您看一下100欧姆电阻器的每一端、您会看到电压在1V 和1.4V 之间摆动(以1.2V 为中心)。 LVDS 是差分的、不设计为接地基准。

    对于1.8V 逻辑、1V 和1.4V 都处于"高"区域、因此、正如 Clemens 所说的、您的 FPGA 需要 LVDS 兼容逻辑电平。