This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] INA219:上升时间(tRCL)规格定义

Guru**** 2390755 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/973880/ina219-rise-time-trcl-spec-definition

器件型号:INA219

大家好、

客户测量了 I2C 上升时间和下降时间。

到目前为止、它似乎违反了我们的规格。 (用于快速模式和高速模式)

客户想要了解如何阅读我们的 tRCL?

当快速模式下超过300nS、高速模式下超过40ns 意味着故障、我们不保证 I2C 流量正常工作时、这种情况是否会发生?

尤其是在40ns 内,它看起来非常快…  

谢谢!

Andrew

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Andrew、

    这看起来 I2C 总线上的上拉电阻器可能太大。 这些电阻器会显著影响上升和下降时间、因此您可能需要尝试使用较小的值。 数据表中的典型值为3.3kΩ Ω。

    另请注意、正如您在上面的屏幕截图中所述、对于总线时序图定义:"基于一次性器件示例统计分析的值。 未确保最小值和最大值、也未经过生产测试。"

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Mitch、

    谢谢。

    客户不担心通信错误、实际上可以正常工作。 但客户更喜欢询问我们为什么要采用这种规格。

    "上升时间最大值"是什么意思? 尤其是在高速模式下为40ns。  

    这是否意味着时钟上升时间不应低于40ns?

    I2C 应该是一条缓慢的总线、我也感到奇怪、为什么40ns 的上升时间最长?

    您能否帮助我与设计团队验证上升时间 tRCL 定义?

    谢谢!

    Andrew

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Andrew、

    我和设计团队交谈,他们说:“长上升时间会在阈值检测中引入一些不确定性,这可能会导致 SDA 的设置问题,具体取决于 SDA 相对于 SCL 的时序,从而可能检测到错误的启动/停止。” 因此、如果时钟上升时间太慢、实际上可能会导致一些问题。  他们还提到、更快时钟上升和下降时间的另一种方法是将控制器设置为推挽模式(如果可用)。

    要回答您的问题、"上升时间最大值"是上升转换应允许的最长时间。

    此外、如侧注所示、从示波器屏幕截图中可以看到信号从低电平而不是高电平开始(SCL 应从高电平开始)。  这可能是因为我们没有看到整个传输、只是想指出以防万一。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Andrew:

    本文档可能有助于:

    e2e.ti.com/.../UM10204_2D00_1.pdf

    Kai

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    非常感谢 Mitch 和 Kai!