尊敬的 TI 社区
我正在开发具有16位分辨率的 ADC 级、并寻找一个缓冲器来驱动 ADC。 稳定时间非常关键、遗憾的是、数据表中的图形在200ns/div 下非常粗略。 是否可以获得有关上升沿的更多信息？ 我正在寻找一个10ns/div 的图形、以检查它是否满足要求。 它将用作小信号空间和大信号空间中的单位增益。
提前感谢您的评论
此致
您好、Claudio、
TINA-TI 仿真可能会有所帮助？
e2e.ti.com/.../claudio_5F00_opa2626.TSC
您希望使用什么 ADC？ 您的电荷反冲滤波器是什么？
Kai
嗯、Claudio、
在物理层面、让 Q<0.7设计保持在转换时不受压摆限制对于良好的稳定时间至关重要、在这里讨论了其中的一些内容、
另一个类似于 OPA2626的器件是 OPA2837。 该器件显示了此仿真趋稳、请注意、输入边沿速率受控以保持在转换限制之外。 几十年前、我们曾尝试非常困难地测量这种情况、这非常困难、这种情况在今天已被广泛抛弃、但如果您想在没有热尾的情况下看到最短的稳定时间、请查看 CLC402。 该图实际上位于文章的底部。
因此、我继续看一下 OPA2626中的趋稳图、这几乎肯定是一个压摆限制趋稳时间、如果输入边沿减慢以不受压摆限制、则会快得多。 小历史
这是一个双通道非功率控制版本的原始 OPA625和 OPA2625。 2mA 时、输入 噪声可能只优于0.65mA OPA837。 自从我执行 OPA837数据表以来、我们就没有对趋稳设置进行压摆限制-执行 OPA625、626和 DUals 的精密放大器显然总是允许其趋稳阶跃达到压摆限制、这确实会降低性能。 此外、这通常建模不是很好、因此进入 TINA 将不会在这里有所帮助。
