[参考译文] TLV4112：振荡

嗯、如果没有某种难以猜到的原理图、

您好、Larry、

您能否在该主题中展示您的原理图或图像？ 很难将您拥有的内容可视化。  

最棒的

Raymond  

作为 PREP、是的、有一个2019年更新的 TINA 模型、 这在 e2e.ti.com/.../TLV4111.TSC 上非常有用

您好、Larry、

我以前从未从 TLV4112CP 中看到过这种行为。 它看起来很奇怪。 您的示波器上的时间刻度是多少？  

您提到您已将封装中的第二个运算放大器悬空。 如果在这种情况下不稳定、这可能是一个问题。 未使用的运算放大器部分的首选连接方式是将其作为缓冲放大器进行连接、使同相输入偏置到其线性工作范围内的电压。 您可以使用您已为所使用的运算放大器部分设置的电阻分压器。 或者、您可以将未使用的缓冲放大器的同相接地、因为它处于其输入共模电压范围内。 在这种情况下、输出将向上推至较低的输出轨、但不太可能脱离它。

此致、Thomas

精密放大器应用工程

您好、Larry、

除了 Thom 的注释。  

 TLV4112的单位增益带宽 约为2.4MHz。 我从上面模拟了模型(TLV4111)、并且在距离单位增益带宽大约1倍频程处还有另一个极点(~4.1Mhz)、这可能会导致这种不稳定的行为。 换言之、在大约4.1Mhz 区域有第二个极点。  

无论如何、请添加与3.3kOhm 负载并联的缓冲电路、它可能会解决您的问题、请参阅所附的图像。  

最棒的

Raymond

好的、我有一些指示灯来说明这一点。  我将运算放大器未使用部分的两个输入都接地。  我将其更改为电压跟随器、并将+输入接地、从而修复了测试电路。   在 测试电路中、振荡的重复率为50ns。  但是、当我重新连接实际电路时、振荡又回到了原来的状态。  我将布置下面的电路 、以便您自己看到。  奇怪的是、该电路与 TVL2772完美配合工作、但该芯片不会驱动125欧姆继电器。  这就是为什么我 切换到4112以获得更大的驱动电流的原因。  该电路非常简单、只需在 C1上使用一个短定时器 、在 C2上使用一个长定时器、并将运算放大器的两个部分用作比较器。  如果短路计时器由于 S1保持关断时间过长而未超时、 则长计时器会因差速驱动而启动并关闭继电器。   现在的情况是  、当 C2从0.6通过 D2充电 至 电源轨时、振荡 从引脚7开始、就像 充电 达到4.5V 一样。  换言之、4112运算放大器 不能很好地用作比较 器、而2772则是这样。  借助通过 D1获得的迟滞反馈、 当开关 S1 闭合时、引脚6上的基准电压从3.8变为5.4。 这是一种有意增加 C2充电时间并为 S1产生迟滞的效应。  在  C2上的电压略 高于5.3伏、即基准电压之前、运算放大器不应改变状态。     当电荷 达到 引脚5上的4.5伏时、它将进入振荡状态。  为什么运算放大器在达到5.4伏的基准电压之前会改变状态？  您的想法？  我重申一下、TVL2772在同一电路中不存在此问题。  我认为 这是 一个简单的换用。 显然不是。  

 简单的插拔。 显然不是。  

您好、Larry、

我怀疑此电路中 TLV4112出现问题的原因是、当 SW1是一个位置或另一个位置时、U1和 U2上都超出了其正共模电压限制。 TLV4112最大 VICR 为 VDD-1.5V、或由6V 电源供电时为4.5V。 一些运算放大器比其他运算放大器更能承受 VICR 过压情况。 当我对您的电路建模时、我发现 U2输出没有改变状态。 当我替代电路中的其他运算放大器并降低继电器负载电流时、电路将按您所描述的方式工作。 我相信、如果您可以修改设计、使 VICR 保持在线性输入范围内、如果 TLV4112电路将按预期工作。

此致、Thomas

精密放大器应用工程

e2e.ti.com/.../TLV4111_5F00_RelayDrv_5F00_01.TSC

您提到的参数必须仅针对该 OP。  我从未见过运算放大器这么做。  那么 、如果我在应该实现它的每个微安输入上放置一个4.5伏齐纳二极管？  或者、我是否还必须将+输入限制为最大4.5 伏  ？

您好、Larry、

我使用 TLV2772进行了一些电路仿真、以代替您指出的 TLV4111。 TLV2772的电路运行方式有所不同、但似乎仍然无法正常工作。 您可以从下面的两个 TINA-TI 直流仿真屏幕中看到我所讨论的内容。

在第一个上部的原理图中、输入开关处于打开状态、在这两种情况下 U1和 U2的输出都非常接近于零。 它们略低于0V、这可能是由于电容器在电路中有电荷。 值得注意的是、继电器线圈上的电压为0V。

在下方的原理图中、输入开关关闭、U1和 U2的输出为6V。继电器线圈上同样存在0V 差值。 在这两个示例中、没有明显的电流流流过继电器路径。

如果您按照仿真中有关电路的电压电平进行操作、这些电压电平是有道理的。 我仔细查看并绘制了您的原理图。 我在仿真电路中的使用方式中是否出错、或者您是否可能在原理图中误绘了内容？

此致、Thomas

精密放大器应用工程

e2e.ti.com/.../TLV2272_5F00_RelayDrv_5F00_01.TSC

我正在等待回复。  您提到的参数必须仅针对该 OP。  我从未见过运算放大器这么做。  那么 、如果我在应该实现它的每个微安输入上放置一个4.5伏齐纳二极管？  或者、我是否还必须将+输入限制为最大4.5 伏  ？

您好、Larry、

   在您询问有关将 TLV4111输入限制为+4.5V 的问题后、我发布了有关 TLV2772仿真的3：48 AM 响应。 我 发布的有关 使用 TLV2772运算放大器的特定响应是 您提到该电路在该运算放大器上正常工作 放大器。 不过、正如我解释过的、仿真显示了一个问题、即  在整个计时周期内、两个运算放大器输出的电压电平相似、因此在整个负载上会出现~0V 差值。  从下面的时序图中可以明显看出这一点。 VM1是运算放大器输出之间的差分电压、它不足以激活实际的继电器线圈。

如果 我使用 TLV4111代替 TLV2772、则电路在 仿真中仍然无法正常工作。  将 TLV4111输入共模电压限制为+4.5V 是一个好主意、但电路设计似乎仍存在一些潜在问题。

您能否查看发送给我们的原理图和我的 TINA 电路解释、看看其中一个或两个是否存在电路连接问题？

谢谢、Thomas

精密放大器应用工程

我发现您的电路有问题的唯一原因是我将 SW1称为 SW2。  此外、必须为2772更改 R1和 R4的值。  我对 R1使用了100K、对 R4使用了1M。  必须针对2772对这些进行更改、因为负载下拉输出电压过大、从而影响迟滞反馈。  因此、必须 更改电荷 RC 以对其进行补偿、从而保持相同的时序。   RL 有300欧姆的负载。  我认为您无法获得2772来驱动该负载轨到轨。  我需要是一个轻得多的负载。  让我问您 、除了我建议添加4.5伏齐纳二极管来限制输入 外、您会如何使 电路正常工作？  或者、您能否建议使用不同数量的运算放大  器来驱动我的125欧姆负载并使输入摆动到电源而不产生任何副作用。  我上过大学的运算放大器课程、他们从未告诉我们、只要您没有超过电源电压、就需要限制输入电压。  当你们 设计这个4112时、你们应该在芯片内包含电压限制、这样客户就可以像 我知道的大多数运算放大器一样使用运算放大器、 也就是说、你可以始终让它们进入输入上的电源而不产生任何副作用。  这是我首先了解到的这种不良副作用。

您好、Larry、

我尝试将输入电压从6V 降至4.3V 左右、同时在 TLV4111电源引脚上保持6V 的电压。 不同的节点电压改变了电路行为。 我访问 TI 网站、寻找具有轨到轨共模输入范围的高输出电流运算放大器、而不是在 TLV4111上花费更多的时间。 我在 TI 的通用运算放大器系列中找到了一款符合 您所有电路要求的运算放大 器- LM7332。 它具有以下特性：

•宽电源电压范围：2.5V 至32V

•宽输入共模电压超出电源轨0.3V

•输出短路电流> 100mA

•高输出电流(与电源轨相差1V)±70mA

我使用 LM7332代替 TLV4111运行了仿真、并获得了看起来正确的性能。 我不知道输入开关的时序是多少、因此我使用了一个可以设置导通时间和关断 时间的开关。 我使用了2秒的导通时间、并在10秒后将其关闭。 您可以看到时序结果。  与继电器 COR 串联的22 Ω 电阻器降至0欧姆、以降低压降。

顺便说一下、最早的运算放大器中存在输入共模电压限制、例如 uA709和 uA741、以及随后几十年的许多运算放大器。 TLV4111是在上个世纪末设计 的、因此更像是一款传统的运算放大器。 只是在最近几十年里、轨到轨输入/输出运算放大器才成为现实。 工艺技术和创新设计带来的挑战。 但是、有些新的运算放大   器具有一些共模输入电压限制、这是因为该设计正在最大程度地提高一些其他非常重要的特性、并且做出了合理的折衷。 TI 的高精度实验室-运算放大器系列有一节介绍运算放大器输入和输出限制。

https://training.ti.com/ti-precision-labs-op-amps-input-and-output-limitations-non-linear-behavior?context=1139747-1139745-14685-1138798-13960

此致、Thomas

精密放大器应用工程

在 SW1上、它大部分时间处于打开状态。  然而、当被激活时、它将以 低于第一个定时器 RC 的速率重复变为高-低、只要开关处于激活状态、引脚1上的输出就保持在高电平。  如果 SW1卡在低电平、第二个计时器将接管并打开继电器。  这是一项安全功能、可防止继电器驱动的器件过热。  大多数情况下、第2个计时器将是非 事件。  

我向上看了 LM7332、它看起来像是表面贴装。  我需要一个8引脚 DIP。  它是否采用8 DIP、或者您是否需要做出其他选择？  我应该提到这一点。  抱歉。

您好、Larry、

LM7332在 DIP 中不可用。 DIP 正在逐步淘汰、只有旧版传统运算放大器才可采用该封装。

如果 运算放大器的批量使用量很小、则 SOIC 转 DIP 适配器可能是一种解决方案。

此致、Thomas

精密放大器应用工程

我想、然后我将不得不寻找不同的制造商。

您好、Larry、

当然。 另一个运算放大器外贴可能具有与 PDIP 中的 LM7732相当的放大器。

如果您现在可以关闭这个 e2e 线程、我将不胜感激。

谢谢、Thomas

精密放大器应用