[参考译文] OPA828：OPA828的设置时间

你好、苔丝、

它可能与数据表第8.2.1节中的电路有关？ 第8.2.1.2节显示了16位精度和0V 至5V 摆幅的情况。 您可以通过此公式计算12位和14位精度的情况。

Kai

尊敬的 Kai：  

感谢您的回复。 我注意到、ADS8860的采集时间为290ns、也可以在 ADS8860的数据表中找到。 但我们之前讨论的稳定时间是 OPA828的稳定时间、14位为120ns、12位为110ns。  我仍然不知道如何计算12位和14位精度的情况？  以及 对 APM 稳定时间参数有何影响？请在下面的屏幕截图中找到8.2.1.2。 谢谢。   

苔丝

你好、苔丝、

数据表第6页的电气特性表中提到了稳定时间规格条件；这些条件也与图33和34相对应。   在这种情况下、当在反相配置(G=1)上配置放大器的情况下使用30pF 的负载电容时、放大器稳定时间被指定为10V 输出阶跃稳定时间、并且步长在±0.0244%(12位分辨率)或±0.0061%(14位分辨率)以内。  换言之，这是指在±μ s (步长)/ 2N 的误差范围内趋稳，其中 N 对应于位分辨率 N=12位或 N=14位。  

请注意、放大器稳定时间取决于放大器增益/电路配置、步长和输出负载条件。

因此、在驱动 ADS8860等 SAR ADC 时、该稳定时间将有所不同。 驱动 SAR ADC 时，内部 ADC 采样保持电容的稳定将取决于放大器和 ADC 之间使用的外部 RC 滤波器，以及 ADC 的内部采样电容值和开关电阻、ADC 采集时间、ADC 位分辨率和 ADC 满量程范围。  

SAR ADC 最低有效位(LSB)分辨率通常计算为 LSB =(ADC 满量程范围)/2N  、其中 N 是 SAR ADC 位分辨率。

如果您希望了解驱动 SAR ADC 的放大器、以下高精度实验室部分将详细讨论如何选择放大器和外部 RC 滤波器、以及如何在 SAR ADC 满量程范围、采样保持电容器、开关电阻和采集时间的情况下使用 SPICE 仿真采样保持趋稳。 有关驱动 ADC 的放大器电路的指导手册中还有许多示例、您可以参阅。  请参阅以下链接。

此致、

Luis

SAR ADC 输入驱动器设计

这些视频介绍了如何为逐次逼近型寄存器模数转换器(SAR ADC)设计输入驱动器电路。

 https://training.ti.com/ti-precision-labs-adcs#section-5

ADC/数据转换器电路指导手册

电路示例包括设计过程以及计算和 SPICE 仿真  

http://www.ti.com/analogue-circuit/circuit-cookbook.html

您应该会感到困惑、您所参考的 OPA828数据表中的小部分充满了误差。 这是图57、  

输入应为+/-10V、而不仅仅是-10V

2、V+输入端的直流偏置为+2V、R4上应有一个降噪电容。  

V+ 上的2V 偏置获得1.25的增益、以将输出设置为具有 零伏输入信号的2.5V、然后+/-10V 生成报告的0至5V 摆幅。  

规格表中的稳定时间用于一组条件、更重要的是、在本示例中、反馈电容器将带宽设置为单极点、达到194kHz。 将为820nsec 的阶跃响应提供一个时间常数。  

5：在16位 ADC 上实现1/2 LSB 趋稳、即5V/(2^(n+1)或文本中提到的38uV

在下一节中、还会介绍一些错误、  

OPA8860应为 ADS8860。 响应标度突出显示了+/-5uV 的最终窗口、而不是前面提到的38uV。  

所示的仿真单极趋稳不能用于带限图57。 不知道为什么这么慢。 后置 RC 极点为5.9MHz、不是问题。   

3.从单极带宽到在某个最终值内趋稳的映射由时间常数的数量完成。 200kHz 图57的时间常数为796nsec、因此它不能是用于生成图58的时间常数。  

这里是理想公式、其中 n 是位数、τ 是时间常数。 如果您希望1/4 LSB 使其成为 n+2、那么这是针对具有 n+1项的1/2 LSB。 因此、理论上、对于16位 ADC、我们需要11.8个时间常数、对于图7中的反馈电容器、实际800nsec 对应的时间将是9.4 μ s。 我必须在这里遗漏一些东西。  

让我们尝试在图58上反向求解精度、5V 阶跃的5uV 可^为20位、将2 (20)输入到该公式中、14个时间常数-不、无法理解。

更多可能性-  

图58所有 x 轴的第一个可能应为 nsec。  

在没有反馈 C 的情况下、图57的 BW 由后置 RC 滤波器设置为5.8Mhz 或27.4nsec 时间常数、  

3、那么图58中的200纳秒将是7.3时间常数-这不足以达到该精度水平-

本节8.2.1是一个谜、  

然后回到规格表-这些表也充满了危险-变化条件、因此-1的增益用于稳定时间。 图23显示了大约35MHz 的 SSBW 以及一些峰值。 您永远不知道它们是否降低了输入边沿以保持不受压摆限制、但如果它们没有降低输入边沿的速度、35MHz 二阶响应的峰值 dV/dT 大约为2.85*10V*35MHz = 997V/usec。 我猜他们没有。  

因此，12位稳定时间是9个时间常数或9*4.5nsec = 40nsec。 所示的110nsec 可能包括一些转换时间。 10V/150V/usec = 67nsec。 因此、是的、我想这是一个转换步骤、然后使用另一个40nsec 的恢复到线性稳定时间。  

最近在这里进行了另一个类似的讨论-对于速度更高的器件、我通常会设置测试输入边沿速率以保持在转换限制之外、从而获得更好的趋稳时间。 我很惊讶地发现最近的 ADI 部件没有-仅仅是一个判断呼叫、我们往往会在实验室中忘记、我们有更快的来源、大多数系统可以生产或需要生产。  

https://e2e.ti.com/support/amplifiers/f/14/p/819931/3034735?tisearch=e2e-quicksearch&keymatch=ada4945#3034735

您好、Steffes、

正确的是、第8.2.1.2节中的电路 与电气表中的输入-输出稳定规格无关。  

我相信第8.2.1.2节电路的作者正在讨论放大器在使用 SPICE 仿真 SAR ADC 采样保持充电/放电行为之后 ADS8860的1/2 LSB 误差的输出趋稳。  

ADC 电路中的主要差异是 、瞬态阶跃仅在 OPA828输出端发生。   在此 OPA828+ADS8860电路中、放大器输出端具有小瞬态阶跃、因为每次转换时内部60pF 采样保持电容器会部分放电。  由于1nF 电容器(上方的外部 Cfilt 电容器)远高于 SAR 采集和转换过程中充电和放电的内部~60pF 采样保持电容、因此 OPA828的瞬态阶跃相对较小。  

我认为注释"Input =+/-10V"表示电路中允许的输入电压范围、但我不认为这是表示此电路中的实际输入阶跃(我将要求作者澄清)。  

 在图58的 x 轴上确实存在误差、误差应在纳秒范围内、这与 SAR ADC 采集时间相关(文本还提到在290ns 内趋稳至16位精度)。 使用 VREF=5V 的 ADS8860、 16位 ADC 最低有效位为5V/2^18 = 76uV；因此1/2 LSB = 38uV。   

我将向作者提供反馈、以便澄清 OPA828的趋稳规格、并澄清8.2.1.2上应用电路的所有条件；这些条件与之无关。  我认为、电气表讨论了放大器在输入阶跃信号之后的输入输出趋稳；另一个讨论 SAR ADC 的内部采样保持电容器的趋稳、其中 SAR ADC 的内部60pF 采样保持电容器中会发生一些电荷损耗。

此致、

Luis