[参考译文] TLE2142：仿真模型

您好 Burt、

感谢您的发帖。 负责我们的仿真模型的工程师目前已不在办公室。 我将很快帮助您找到支持。

Tamara

您好 Burt、  

我确实转到了 TLE2142的 Web 文件夹、然后我转到了 TLE2141的新 TINA 模型-该2019模型中似乎没有该 T_abs 命令、您是否已将该新 TINA 模型作为 Altium 导入进行了尝试？  

我不理解您的评论。

如何将 TINA 模型与 Altium 仿真器配合使用？

PSpice 模型似乎应与 PSpice 仿真工具配合使用、TINA 模型应与 TINA 仿真软件配合使用。

我要去的地方
www.ti.com/.../toolssoftware

并下载
TLE2141 PSpice 模型(修订版 A) PSpice 模型 ZIP 2019年2月27日
www.ti.com/.../slom459

然后打开 zip 文件并查看
TLE2141.LIB

在第71行、我发现了

.model R_noisness RES (TCE=0 T_ABS=-273.15)

是的、您是对的、我仔细查看了 TINA 网络表、它在那里-我已经用 Control-F 来查找它、它返回空了吗？  

这是在我完成 CNTL-A 之后、不确定为什么它不起作用 -我认为这个无噪声电阻器在每个新模型中都有。  

在进一步调查后、该文件看起来是这样的

TLE2141.LIB

两种情况

www.ti.com/.../slom458
www.ti.com/.../slom459

看起来是同一个文件-修改日期：2019年2月13日上午9：46

那么、我之前的说法

" PSpice 模型似乎应与 PSpice 仿真工具配合使用、TINA 模型应与 TINA 仿真软件配合使用。"

可能不正确。

我试过这个。

我 的新修改文件没有出现 T_ABS 错误、但该模型仍会导致 Altium SPICE 仿真器挂起。

我甚至尝试在      我的电路中使用论坛文章提供的 OPA171模型" OPA171_mod.cir "。 这种方法不完全正确，但它确实完成了仿真(但是，需要很长时间)。

我怀疑未正确修改"TLE2141_mod.ckt"。

我无法附加上述文件"TLE2141_mod.ckt"。

那么、这里是文本

*美元
* TLE2141

(二
.subckt TLE2141_M IN+ IN- VCC VEE OUT
(二
*.model R_noiseless RES (TCE=0 T_ABS=-273.15)
(二
I_OS ESDn MID -7.07e-07
I_B 30 MID -7e-07
V_GRP 45中间108
V_GRN 46中间-108
V_ISCP 39 MID 79
V_ISCn 40中-77
V_ORn 38 VCLP -4.3
V11 44 37 0
V_ORP 36 VCLP 4.3
V12 43 35 0
v4 27输出0
VCM_MIN 67 VEE_B -0.3
VCM_MAX 68 VCC_B -1.8
I_Q VCC VEE 0.0035
XV_OS 75 30 VOS_LO漂 移_TLE2141
XU5 ESDP ESDn VCC VEE ESD_0_TLE2141
XU4 19 ESDP MID PSRR_CMRR_0_TLE2141
XU3 20 VEE_B MID PSRR_CMRR_1_TLE2141
XU2 21 VCC_B MID PSRR_CMRR_2_TLE2141
XU1 23 22钳位 VSENSE 爪形夹 CL_CLAMP 24 26 27中位 AOL_Zo_0_TLE2141
C28 31中1P
R77 32 31 100
C27 33中1P
R76 34 33 100
R75中间35 1.
GVCCS8 35 MID 36 MID -1
R74 37中间1
GVCCS7 37中号38中号-1
XI_nn ESDn MID FEMT_0_TLE2141
XI_NP MID 30 FEMT_0_TLE2141
XE_n ESDP 30 VNSE_0_TLE2141
XIQPos VIMON 中点 VCC VCCS_LIMIT_IQ_0_TLE2141
XIQNeg MID VIMON VEE MID VCCS_LIMIT_IQ_0_TLE2141
C_DIFF ESDP ESDn 1.5e-12
XCL_AMP 39 40 VIMON MID 41 42 CLAMP LO_LO_0_TLE2141
SOR_SWP CLAMP 43 CLAMP 43 S_VSwitch_1
SOR_SWn 44 CLAMP 44 CLAMP S_VSwitch_1
XGR_AMP 45 46 47 MID 48 49 CLAMP HI_0_TLE2141
R39 45中位1T
R37 46中间1T
R42 VSENSE 471M
C19 47中1F
R38 48中间1
R36中间49 1
R40 48 50 1M
R41 49 51 1M
C17 50中1F
C18 MID 51 1F
XGR_SRC 50 51钳位 MID VCCS_LIM_GR_0_TLE2141
R21 41中间1
R20中间42 1
R29 41 52 1M
R30 42 53 1M
C9 52中1F
C8 MID 53 1F
XCL_SRC 52 53 CL_CLAMP MID VCCS_LIM_4_0_TLE2141
R22 39中间1T
R19中间40 1T
XCLAWp VIMON MID 54 VCC_B VCCS_LIM_CLACW+_0_TLE2141
XCLAWn MID VIMON VEE_B 55 VCCS_LIM_CLAVE-_0_TLE2141
R12 54 VCC_B 1K
R16 54 56 1M
R13 VEE_B 55 1K
R17 57 55 1M
C6 57中1F
C5中位56 1F
G2 VCC_CLP MID 56 MID -1M
R15 VCC_CLP 中间1K
G3 VEE_CLP MID 57 MID -1M
R14中 VEE_CLP 1K
XCLAW_AMP VCC_CLP VEE_CLP VOUT_S MID 58 59 CLKIN_AMP_LO_0_TLE2141
R26 VCC_CLP 中间1T
R23 VEE_CLP 中间1T
R25 58中间1
R24 MID 59 1.
R27 58 60 1M
R28 59 61 1M
C11 60中1F
C10中61 1F
XCLAW_SRC 60 61 CLACK_CLAMP MID VCCS_LIM_3_0_TLE2141
H2 34 MID V11 -1
H3 32 MID V12 1.
C12 SW_OL 中端100P
R32 62 SW_OL 100
R31 62中间1
XOL_SENSE MID 62 33 31 OL_SENSE_0_TLE2141
S1 24 26 SW_OL MID S_VSwitch_3
H1 63中间 V4 1K
S7 VEE out VEE out S_VSwitch_4
S6输出 VCC 输出 VCC S_VSwitch_4
R11中位64 1T
R18 64 VOUT_S 100
C7 VOUT_S 中1N
E5 64中间出中间1
C13 VIMON 中1N
R33 63 VIMON 100
R10中端63 1T
R47 65 VCLP 100
C24 VCLP MID 100P
E4 65 MID CL_CLAMP MID 1.
C4 23中1F
R9 23 66 1M
R7中端67 1T
R6 68中间1T
R8中间66 1
XVCM_CLAMP 69 MID 66 MID 68 67 VCCS_EXT_LIM_0_TLE2141
E1中端0 70 0 1
R89 VEE_B 0 1
R5 71 VEE_B 1M
C3 71 0 1F
R60 70 71 1MEG
C1 70 0 1
R3 70 0 1T
R59 72 70 1MEG
C2 72 0 1F
R4 VCC_B 721M
R88 VCC_B 0 1
G17 VEE_B 0 VEE 0 -1
G16 VCC_B 0 VCC 0 -1
R_PSR 73 69 1K
G_PSR 69 73 21 20 -1M
R2 22 ESDn 1M
R1 73 74 1M
R_CMR 75 74 1K
G_CMR 74 75 19 MID -1M
C_CMN ESDn MID 2.5e-12
C_CMP MID ESDP 2.5e-12
R53 ESDn 中间1T
R52中 ESDP 1T
R35 IN- ESDn 10M
R34 IN+ ESDP 10M
.model S_VSwitch_1 vSwitch (RON=10e-3效率=1e9 von=10e-3功用= 0)
.model S_VSwitch_3 vSwitch (RON=1e-3 roff=1e9 von=900E-3 voff=800e-3)
.model S_VSwitch_4 vSwitch (RON=50 roff=1e12 von=500e-3 voff=450e-3)
结束 TLE2141
*
.subckt VOS_LO漂 移_TLE2141 VOS+ VOS-
.param DC = 8.1014e-05
.param POL=1.
.param 漂移=1.7e-6
E1 VOS+ VOS- Value=｛DC+POL*漂移*(TEMP-27)｝
.end
*
.SUBCKT ESD_0_TLE2141 ESDP ESDn VCC VEE
SW6 ESDn ESDP ESDn ESDP S_VSwitch_1
SW5 ESDP ESDn ESDP ESDn S_VSwitch_1
SW4 ESDn VCC ESDn VCC S_VSwitch_3
SW3 VEE ESDn VEE ESDn S_VSwitch_3
SW2 ESDP VCC ESDP VCC S_VSwitch_3
SW1 VEE ESDP VEE ESDP S_VSwitch_3
.model S_VSwitch_1 vSwitch (RON=50效率=1e12 VON=700E-3功率=650E-3)
.model S_VSwitch_3 vSwitch (RON=50 roff=1e12 von=500e-3 voff=450e-3)
.end
*
SUBCKT PSRR_CMRR_0_TLE2141 PSRR_IN PSRR_vccb PSRR_MID
R80 PSRR_MID PSRR_IN 60036.0216
C27 PSRR_IN 4 2.6526e-13
R79 4 PSRR_IN 100MEG
GVCCS8 4 PSRR_MID PSRR_vccb PSRR_MID -0.006992
R78 PSRR_MID 4 1.
.end
*
中位：.SUBCKT PSRR_CMRR_1_TLE2141 PSRR_IN PSRR_vccb
R74中位 PSRR_IN 1.
G_2 PSRR_IN 中间4中间-7.6923
R2b MID 4 14942528.7356
C2A 4 5 6.1213e-16
R73 5 4 100MEG
R49中间5 1.
GVCCS7 5中6中-1
R2A MID 6 15002.2503.
C1A 6 7 5.3052e-13
R48 7 6 100MEG
G_1 7中位 PSRR_vccb 中位-0.047699
Rsrc MID 7 1.
.end
*
中位：.SUBCKT PSRR_CMRR_2_TLE2141 PSRR_IN PSRR_vccb
R74中位 PSRR_IN 1.
G_2 PSRR_IN 中间4中间-150
R2b MID 4 671140.9396
C2A 4 5 7.9577e-15
R73 5 4 100MEG
R49中间5 1.
GVCCS7 5中6中-1
R2A MID 6 452034.1537
C1A 6 7 8.8419e-15
R48 7 6 100MEG
G_1 7中位 PSRR_vccb 中位-0.00017286
Rsrc MID 7 1.
.end
*
SUBCKT VCCS_LIM_2_0_TLE2141 VC+ VC-IOUT+ IOUT-
参数增益= 0.0044253
.param IPOS = 0.52
.param INEG =-0.52
G1 IOUT+ IOUT-值=｛LIMIT (GAIN*V (VC+、VC-)、INEG、IPOS)｝
.end
*
SUBCKT VCCS_LIM_1_0_TLE2141 VC+ VC-IOUT+ IOUT-
参数增益= 1E-4
.param .5 = IPOS
.param INEG =-.5
G1 IOUT+ IOUT-值=｛LIMIT (GAIN*V (VC+、VC-)、INEG、IPOS)｝
.end
*
.SUBCKT AOL_Zo_0_TLE2141 AOL_INP AOL_INN 钳位 VSENSE claw_clamp CL_cleft Zo_CRIGHT Zo_OUT MID
C1_A0夹持器中间9.8401e-09
R4_A0中间钳位1MEG
XVCCS_LIM_2_A0 4_A0中间钳位 VCCS_LIM_2_0_TLE2141
R3_A0中端4_A0 1MEG
XVCCS_LIM_1_A0 AOL_INP AOL_INN MID 4_A0 VCCS_LIM_1_0_TLE2141
R4_VS VSENSE 中间1K
GVCCS4_VS VSENSE 中夹-1M
C2_A2 OUT2中间1.5915e-14
R3_A2 OUT2中间1MEG
GVCCS3_A2 OUT2 MID VSENSE MID -1U
C3_A3 4_A3 out3 3.1831e-13
GVCCS4_A3中间 OUT2中间-24.9198
R4_A3中间1
R5_A3 out3 4_A3 10K
R6_A3 out3中418.0643
R4_CC 爪形夹具、中间1K
GVCCS4_CC CLACK_CLAMP MID out3 MID -1M
R4_CL CL_CLAMP 中间1K
GVCCS4_CL CL_CLAMP MID CLACK_CLAMP MID -1M
G_AOL_Zo Zo_cleft MID CL_CLAMP Zo_OUT -89.0549
GVCCS1_1 outz1中 Zo_Cright 中-5.6218
C1_1 Zo_cleft Zo_Cright 9.4046e-08
R2_1 Zo_Cright MID 2163.6364
R1_1 Zo_Cright Zo_cleft 10K
RDC_1 Zo_cleft MID 1.
GVCCS2_2 outz2中端 Net2中端-1
C2_5_2 MID 4.1424e-12
R5_2 Net2 5_2 10K
R4_2 Net2 outz1 814.2857
R7 _2 outz1中点1
R1_3 2_3中间1
R11_3 5_3 MID 1.4251
C4_3 5_3 outz2 2.1221e-13
R10_3 5_3 outz2 10K
XVCVS_LIM_1 5_3 MID 2_3 VCCS_LIM_Zo_0_TLE2141
R9_3 outz2中间1
Rdummy MID Zo_OUT 1000
RX Zo_OUT 2_3 10000
.end
*
.SUBCKT VCCS_LIM_Zo_0_TLE2141 VC+ VC-IOUT+ IOUT-
参数增益= 7018.0175
.param IPOS = 1580e3
param INEG =-1540e3
G1 IOUT+ IOUT-值=｛LIMIT (GAIN*V (VC+、VC-)、INEG、IPOS)｝
.end
*
.SUBCKT FEMT_0_TLE2141 1 2.
param FLWF=1
.param NLFF=5000
param NVRF=470
.param GLFF={PWR(FLWF,0.25)*NLFF/1164}
param RNVF={1.184*PWR(NVRF,2)}
.model DVNF D KF=｛PWR (FLWF、0.5)/1E11｝= 1.0E-16
I1 0 7 10E-3
I2 0 8 10E-3
D1 7 0 DVNF
D2 8 0 DVNF
E1 3 6 7 8｛GLFF｝
R1 3 0 1E9
R2 3 0 1E9
R3 3 6 1E9
E2 6 4 5 0 10
R4 5 0｛RNVF｝
R5 5 0｛RNVF｝
R6 3 4 1E9
R7 4 0 1E9
G1 1 2 3 4 1E-6
.end
*
.SUBCKT VNSE_0_TLE2141 1 2.
.param FLW = 1.
.param NLF=50
param NVR = 10.5
param GLF={PWR(FLW，0.25)*NLF/1164}
param RNV={1.184*PWR(NVR,2)}
.model DVN D KF=｛PWR (FLW、0.5)/1E11｝= 1.0E-16
I1 0 7 10E-3
I2 0 8 10E-3
D1 7 0 DVN
D2 8 0 DVN
E1 3 6 7 8｛GLF｝
R1 3 0 1E9
R2 3 0 1E9
R3 3 6 1E9
E2 6 4 5 0 10
R4 5 0｛RNV｝
R5 5 0｛RNV｝
R6 3 4 1E9
R7 4 0 1E9
E3 1 2 3 4 1
.end
*
.SUBCKT VCCS_LIMIT_IQ_0_TLE2141 VC+ VC-IOUT+ IOUT-
参数增益= 1E-3
G1 IOUT- IOUT+值=｛if ((V (V+、VC-)<=0)、0、GAIN*V (Vc+、VC-))｝
.end
*
.SUBCKT CLAMP 放大器_LO_0_TLE2141 VC+ VC-输入电压 COM VO+ Vo-
.param G=1
GVO+ COM VO+值=｛if (V (VIN、COM)>V (VC+、COM)、(V (VIN、COM)-V (VC+、COM))*G)、0)｝
GVO- COM VO-值=｛IF (V (VIN、COM)<V(VC-,COM),((V(VC-,COM)-V(VIN,COM))*G),0)}
.end
*
SUBCKT CLAMP 放大器_HI_0_TLE2141 VC+ VC-输入电压 COM VO+ Vo-
.param G=10.
GVO+ COM VO+值=｛if (V (VIN、COM)>V (VC+、COM)、(V (VIN、COM)-V (VC+、COM))*G)、0)｝
GVO- COM VO-值=｛IF (V (VIN、COM)<V(VC-,COM),((V(VC-,COM)-V(VIN,COM))*G),0)}
.end
*
SUBCKT VCCS_LIM_GR_0_TLE2141 VC+ VC-IOUT+ IOUT-
.param gain = 1.
.param IPOS = 10
.param INEG =-10
G1 IOUT+ IOUT-值=｛LIMIT (GAIN*V (VC+、VC-)、INEG、IPOS)｝
.end
*
SUBCKT VCCS_LIM_4_0_TLE2141 VC+ VC-IOUT+ IOUT-
.param gain = 1.
.param IPOS = 2
.param INEG =-2
G1 IOUT+ IOUT-值=｛LIMIT (GAIN*V (VC+、VC-)、INEG、IPOS)｝
.end
*
.SUBCKT VCCS_LIM_CLAVE_0_TLE2141 VC+ VC-IOUT+ IOUT-
G1 IOUT+ IOUT-表｛(V (VC+、VC-))｝=
+(0、0.0009043)
+(26.3228、0.00097344)
+(52.6456、0.0010547)
+(70.1941、0.001189)
+(71.0716、0.0011968)
+(72.8264、0.0012157)
+(74.5813、0.0012352)
+(76.3361、0.0012546)
+(78.091、0.0012741)
+(78.9684、0.0012838)
.end
*
.SUBCKT VCCS_LIM_CLACT-_0_TLE2141 VC+ VC-IOUT+ IOUT-
G1 IOUT+ IOUT-表｛(V (VC+、VC-))｝=
+(0、0001051)
+(51.0153、0.00030102)
+(68.8706、0.00091076)
+(70.5711、0.00097963)
+(72.2716、0.0010485)
+(73.9721、0.0011174)
+(75.6726、0.0011893)
+(76.5229、0.0012281)
.end
*
SUBCKT VCCS_LIM_3_0_TLE2141 VC+ VC-IOUT+ IOUT-
.param gain = 1.
.param IPOS = 1.
.param INEG =-1
G1 IOUT+ IOUT-值=｛LIMIT (GAIN*V (VC+、VC-)、INEG、IPOS)｝
.end
*
.SUBCKT OL_SENSE_0_TLE2141 COM SW+ OLN OLP
GSW+ COM SW+值=｛if ((V (OLN、COM)>10E-3 | V (OLP、COM)>10E-3)、1、0)｝
.end
*
.SUBCKT VCCS_EXT_LIM_0_TLE2141 VIN+ VIN- IOUT- IOUT+ VP+ VP-
.param gain = 1.
G1 IOUT+ IOUT-值=｛LIMIT (GAIN*V (VIN+、VIN-)、V (VP-、VIN-)、V (VP+、VIN-))｝
.end
*

这也不起作用

我收到的错误消息(不是我希望您解决 Altium 问题)是

类别       文档源       消息            时间   日期       

[生成的文件]      输出发生器 PCV_SIM_pg18_0359.nsx      2019年10月31日下午4：12：37   

[ERROR] PCV_SIM_pg18_0359 XSpice      doAnalyzes：TIMESTEP 太小、时间：2019年10月31日下午4：18：30   

SIM 应运行1ms

替代 OPA171模型： 34分钟后完成0.04ms (仍在运行)

由于瞬态仿真运行了一段时间、这意味着 网表中不再存在语法错误。  您可能必须更改时间步长或相对容差、以帮助它在突发信号转换时收敛。