您好!
我想为我正在使用的电路构建 SPICE 模型、但决定从一个简单模型开始、以确保 TLV4111正常工作。 出于某种原因、以下配置中运算放大器的输出将输出电压限制为~3.5/5 (输出电压/电源电压)。 如果我将电源电压提升至8V、则运算放大器输出将与运算放大器输入(+)匹配。 有什么想法吗?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的 Peter:
TLV4111仿真模型的设计使其能够在输入电平超过 共模电压(VICR)范围(VDD - 1.5V)的高端限制时、输出仅在该电平上进行限制。 这是为了让用户知道已超过 VICR 限值。 (VDD - 1.5V)是其得到保证的最小值、但实际上 VICR 可能会超过 (VDD - 1.5V)、正如您在工作台上使用所测试的器件时观察到的那样。
配置 TLV4111使其能够在几乎等于电源的输入范围内运行的一种方法是在同相输入端添加分压器、然后向该级添加一些增益以补偿分压器。 下面您将看到配置的 TLV4111、使5V 分压至 VICR +3.5V 最大值。 分压器的增益为+0.7V/V (3.5/5.0)。 然后、R3和 R4将 TLV4111设置为+1.43V/V 的同相增益 总增益为(0.7V/V)(1.43V/V)或1V/V
输出不会一直摆动到正电源轨、因为它通过输出负载提供大约120mA 的峰值电流。 输出晶体管上的电压下降正常。
此致、Thomas
精密放大器应用工程
尊敬的 Peter:
输入级和偏置的设计决定了运算放大器的 VICR 范围。 所有运算放大器的前端都有一个差分放大器 对于 TLV4111、该差分放大器由匹配的 CMOS FET 对组成。 但是、这只是运算放大器从端开始的组成部分 差分对晶体管的两个 FET 源连接到恒定电流源。 该电流在它们之间尽可能均匀地分配。 输入 FET 漏极的顶部是充当动态电阻的负载 FET。
在 VICR 范围的任一端、输入、电流源和负载 FET 必须具有最小的栅源偏置电压和源漏偏置电压、以保持在其线性工作范围内。 当 VICR 超过正摆幅限制时、TLV4111负载 FET 似乎超出线性工作范围。
运算放大器的输出摆幅受其输出上的负载影响。
此致、Thomas
精密放大器应用工程