[参考译文] OPA4192：数据表和典型特性的稳定时间电路拓扑

您好、John：

数据表显示了第19页的稳定时间图；这些是最好参考的更详细信息：

对于该图、条件列为10k Ω RL 和100 pF CL。  这与数据表规格完全一致。 0.9us：

当我在 TINA 中进行仿真时、确实会得到稍快的响应：

我在数据表中看到的是810ns 与900ns。   这使我相信稳定时间规格。 必须与100 pF CL 一起使用。

在 TINA 仿真中、类似的响应显示、10 pF CL 的响应约为460ns。  输出电容会对放大器稳定时间产生一些(虽然我预期的较少)影响、因为它会改变有效环路增益。   

得到的稳定时间是多少？

此致、
迈克

Mike：

感谢您这么快的答复。  为了回答您的问题、我得到的是5V 的810nS (数据表中为900nS)和10V 的1.0uS (数据表中为1.4uS)。  与5V 但不匹配10V 的数据表密切匹配。

我一直在尝试匹配0.001%的数字、它们根本不匹配。  我获得的电压为10V 时1.2uS (与数据表中的2.1uS 相比)、电压为5V 时1.05uS (与数据表中的1.8uS 相比)。

我使用的是 PSpice Orcad、因此我不必更改任何选项。   我使用的是缓冲器以及10K 和100pF 的负载。  我已经向反馈中添加了1K 并向反相输入中添加了大约5 pF、以对任何引线电容进行仿真。

上图用于电路和5V 步进。  请注意、在零之后大约10ns 时、5V 阶跃开始有1ns 的转换时间到5V。

我认为电路上可能还有其他变化。   或者0.001%是模型未涵盖的模型参数的三阶或四阶。  对于我来说、我使用了10V 阶跃的数据表编号作为基准、然后针对我的特定输入参数(20V 阶跃、多级和阶跃响应调节至1位16位、而不是0.001%)进行了调整。  然后我之前得到了15%的估计值、用于增加典型阶跃响应到最大阶跃响应、并使用了该值。  这会使我的数字整体增加到3.4uS 以上。  我的分配电流为2.8uS、供我尝试使用。  我不确定您能为我提供多少帮助、以帮助我理解在公共网站上安装电路的一些限制。

再次感谢您的答复。  您曾向我指出似乎更接近的0.01%数字。

-约翰·格雷

您好、John：

我做了更深入的研究；这里是 最突出的一点- OPA192具有一个未在 PSPICE 模型中建模的修改后的补偿方案。 这种方案有 几个 好处， 通常对于大多数绩效特性而言无法观察到。  但是、主要的缺点是在极低的电压(即几十微伏)下建立时间可能需要更长的时间。  

PSPICE 和 TINA 宏模型使用我们的 GWL 模型方法、与旧的 Boyle 模型相比、该模型非常精确、但没有捕捉到补偿的这种微小变化、因此该模型往往会提供稍快的稳定时间结果。  

因此、对于您的情况、我可以信任数据表、这显然表明 OPAX192无法正常工作。

我可以帮助推荐一个速度更快的放大器吗？  OPA2156 也是 CMOS、R-R 输入、但具有更高的带宽和更快的稳定速度。  或者、是否有任何有助于缩小搜索范围的关键参数？

此致、
迈克

Mike、感谢您回过头来告诉我、为什么模型在0.001%稳定时间上可能与数据表不匹配。  我想看看您能否就配置的运算放大器建议提供帮助。   我需要对拓扑进行一些泛化、而不是示意图来实现这一点。  我认为这可能是公共领域的最佳方式，也可能是最具教育意义的方式。

ADC 转换系统中使用运算放大器 OPAx192。  具体来说、它是在8：1多路复用器之后。  多路复用器的信号范围是±10V。  由于多路复用器的输入阻抗、我们在多路复用器的输出端有一个缓冲器、用于驱动增益和电平移入 ADC 的一侧。  在 ADC 的另一侧由一个逆变器和电平转换驱动、从而为 ADC 生成差分输入。  该 ADC 是一个5V IC、因此其所有的信号都在0和5V 之间。  多路复用器的输出是±10V、ADC 的输入是±4.096、大约为2.5V。  运算放大器必须是"支持多路复用器"(能够输入20V 阶跃、同时其输出从20V 阶跃的另一侧进行解析)。  运算放大器必须具有非常低的偏移(V & I)。   缓冲器、电平位移/增益 拓扑必须相当快、才能在大约2.8uS 内稳定到大约1位(这是16位 ADC)。  该设计有很多此电路的重复(大约20次)、因此 静态电流需要较低、我们必须观察我们的电源消耗。  我认为 OPA2156将不起作用、因为它具有可能影响信号输出的输入钳位(或需要使用可能减慢信号速度的电阻器进行缓冲)。  我们认为 OPAx192具有低静态电流、高带宽和低稳定时间、是理想的选择。  当我们返回以验证整个系统稳定时间时、我们发现时间有一点偏离。  因此、如果我们能找到一个略快但具有相同偏移和静态电流的运算放大器、我们会进行设置。

提前感谢您提出任何建议。

-约翰·格雷

您好、John：

是的、这听起来 OPA192几乎是完美的放大器。 这个插座的2.5毫伏。  下一个稳定时间步骤来自 OPA828；这是一个具有非常高压摆率和快速稳定的新 JFET 输入器件。    μV   μV 要快得多(110ns 趋稳至0.006%、而 OPA192的趋稳时间为1us 至0.01%)、但 Vos 和 Vos 漂移不太好(OPA192的趋稳时间为300 μ s 而 OPA192的趋稳时间为25 μ s)。   请 μVpp、 μVpp JFET 输入(0.34k Ω 对 OPA192的1.3k Ω )、OPA828上的1/f 噪声也会低得多。

请告诉我您对 OPA828的看法。

此致、
迈克

您好、John：

是的、我当时认为 IQ 可能超出您的需求、但不幸的是、没有任何完全合适的产品。

我不确定 OPAx992是否具有典型的补偿或类似 OPA192的修改方案。  我必须引导支持该设备的团队、但它看起来是可以正常工作的。  我想的唯一一个想法是使用复合放大器； 您可以得到具有两个单独放大器的更理想的稳定时间/Iq 组合。  我现在假设您想坚持使用1安培、让我循环使用通用放大器。 团队提供有关 OPAx992稳定时间的反馈。

此致、
迈克

Mike、再次感谢。

我同意 OPA828的 IQ 超出了我们的预期、此外、我看到 OPA828的饱和电压为1.2 - 2V、具体取决于您观察的值。  在5V 电源位置不能很好地做到这一点。  作为一个信息项、我们想在进入 ADC 的最后一个阶段使用5V 电源、以确保运算放大器不会超过 ADC 上的5V 电源(我们发现一些转换器存在此问题)。  多路复用器的运算放大器将具有15V 的电源、馈送 ADC 的运算放大器将具有5V 电源(与 ADC 相同)。   如果我没有提到这一点、我表示歉意。   

听起来好像它会为配置选择复合运算放大器。  因此继续并给出几个设置建议、看看会发生什么情况。

谢谢。

-约翰·格雷

嘿、John、  

多路复用器输出为±10V， ADC 的输入为±4.096、以2.5V 为中心。

作为信息项、我们要在进入 ADC 的最后一级使用5V 电源以确保运算放大器不会超过 ADC 上的5V 电源。 (我们发现一些转换器在这方面存在问题)。  多路复用器的运算放大器将具有15V 的电源、馈送 ADC 的运算放大器将具有5V 电源(与 ADC 相同)。  [/报价]

这些数字对我来说没有太大意义、如果我有误解、请确认。  

	来自多路复用器的 OPAMP1	OPAMP2至 ADC
电源	15伏	5V
输入	20V (±10V)
输出		8V (±4V)
目标 IQ
目标稳定时间 0.001%	2.8us

祝你一切顺利。
Caro  

Caro、对不起任何混淆。   

信号输出的多路复用器为±10V。  多路复用器在运算放大器上的电源为±15V。  配置目前是一个同相缓冲器。

来自缓冲器的信号(从上面)为±10V、进入增益和电平位移配置、输出0至5伏、以2.5V 为中心。  该增益和电平位移为+5V。   

来自增益和电平位移配置的信号会驱动到 ADC +IN、并驱动输出到 ADC -IN 的反向器运算放大器。  此逆变器和电平位移、输出5至0、以大约2.5V 为中心、并且同样由+5V 供电。

希望这对您有所帮助。

-约翰

嘿、John、  

有所了解、在这种情况下、我建议第一个引脚使用 OPA992、第二个引脚使用 OPA323。
我想我们目前只发布了 OPA4323、但单通道版本很可能在接下来的几个月内发布。  
如果项目时间比较紧、我们历来推荐将 OPA322用于 ADC 应用。  

OPA992具有与 OPA192不同的补偿方案。  

不确定设计的发展方向、但如果需要、请在电压调节方面使用此常见问题解答：[FAQ]几乎所有应用(单端)的电压调节

祝你一切顺利。
Caro

Caro Walter OPA992虽符合我的应用要求、但使用 仅采用四通道型号的全新器件可能是我们的问题(OPAx323)。  我必须对 它进行更多评估。  当然、 使用 OPA992几乎可行、但 IQ 和 Vos 除外。  我们需要对其进行一些评估。   

我 想知道单端到差分输出是否更适合？  需要0.4V/V 的增益、然后再次从±10.24V 的最大信号范围转到大约±4.096V 的范围、以2.5V 差分为中心。  是否有一些组件可用于 ADC 转换？

读者须知。  问题复制自 OPA140：输入共模电压规格-放大器论坛-放大器- TI E2E 支持论坛 、让讨论内容保持一致。

O·扎赫

再次感谢大家。

-约翰·格雷

您好、John：

感谢您将您的问题带回到原始主题中。

我正在考虑我们的单端转差分选项、我相信我们应该能够找到满足您的特定要求的解决方案。 将在明天提供更新。

此致、

扎赫

您好、John：

具有差动输出的最佳 INA 选项是 INA851 和 PGA855 、因为它们具有出色的稳定时间、请参阅 INA851的图7-53。

当然、较短的稳定时间伴随较高的 Iq 而来、没有办法可以避免这种情况。 我看到您之前提到过、您需要快速稳定和低 Iq、但没有提供确切的功率预算。 您是否具有放大器级所需满足的最大 IQ 规格？

由于多路复用器的输入阻抗，我们在多路复用器的输出端有一个缓冲器，可驱动增益和电平转换到 ADC 的一侧。  有一个逆变器和电平位移驱动 ADC 的另一侧、以产生到 ADC 的差动输入。

您能否提供电路原理图？ 我相信您要描述的是这样的： 使用两个运算放大器电路的单端到差分

谢谢。

扎赫

Zach、美好的一天和希望、一切都很好。   我同意您的看法、即 INA851看起来非常好。  是的、IQ 可能有点大。  但我认为现在的大问题将是封装。  抱歉、不允许使用无引线封装。   预算确实是我们的电源。  因此、我认为选择的最终解决方案是获得接近1us 的稳定时间以及与 OPA4192类似的 Iq (我知道这是个梦想)。  因此、我会要求最低 IQ、稳定时间约为1usec。   我喜欢为 ADC 打造具有差动输出的仪表放大器。  这将允许我们在多路复用器之后移除缓冲器、并集成我们拥有的分立式差分驱动器。   让我在这里加上"电路"、因为我可以在没有公开信息的情况下画出它。

我们也不反对使用其他运算放大器创建±10V 输入到0至5电压输出的功能来驱动 ADC。  我开始想一个"复合"解决方案、它将在多路复用器的输出端使用快速的运算放大器、并在电平位移和增益转换中使用更节能的运算放大器(实际上确实会衰减)。  让我来处理"原理图"。

您好、John：

这太糟糕了、本设计中不允许使用无引线封装。 否则、如果您可以 为 OPA4192预算额外的 Iq 7mA (最大@25°C)与4.8mA (最大@25°C)、我认为 INA851将是完美的选择。

因此，我会要求最低的 IQ，稳定时间约为1usec。

如果 IQ 极其重要、则设计折衷方案似乎是继续使用您的原始 OPA4192设计、因为这将使您以最小的 IQ 非常接近1μs 稳定时间。

我同意可以实现复合解决方案、但这将需要具有比 OPAx192更高 Iq 的额外运算放大器来实现上述更快的稳定时间。 与单个 IC INA851解决方案相比、沿着复合线路走下去可能最终获得更高的总 IQ。

最好能提供一个详细的原理图来展示整个交流信号链。 框图或过度简化的原理图可能会排除对我们的分析和设计建议至关重要的重要详细信息。 我理解您对在公开论坛上发布详细原理图的担忧。 如果您愿意、可以通过私人消息将原理图发送给我。

我在 E2E 上向您发送了一个朋友申请、 这样我们就可以在公共论坛上进行交流。

此致、

扎赫