主题中讨论的其他器件: OPA211
大家好!
我的客户正在使用 OPA2210进行电压监控、该配置为具有前期电阻分压器的差动放大器、他们有这个问题:
在数据表中、他们查找差分输入阻抗:
但请怀疑400kOhm 的阻值是否正确、因为它看起来非常低。
在 PSPICE 模型中、他们可以找到:
R_DIFF ESDN ESDP 无噪声100MEG
他们的评论是,即使这看起来相当低。
您能否对应该期望的差分输入阻抗值进行评论?
此致
乌埃利
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好!
我的客户正在使用 OPA2210进行电压监控、该配置为具有前期电阻分压器的差动放大器、他们有这个问题:
在数据表中、他们查找差分输入阻抗:
但请怀疑400kOhm 的阻值是否正确、因为它看起来非常低。
在 PSPICE 模型中、他们可以找到:
R_DIFF ESDN ESDP 无噪声100MEG
他们的评论是,即使这看起来相当低。
您能否对应该期望的差分输入阻抗值进行评论?
此致
乌埃利
尊敬的 Ueli:
如您所述、在差分放大器应用中、器件由外部电阻器配置、其中差分放大器有效 输入阻抗由运算放大器反相和同相端子上的外部 R1、R3输入电阻器定义。 实际差分放大器差分阻抗由 R1+R3外部电阻器给出、如下图所示。
运算放大器差分输入阻抗的规格有点令人困惑、因为它是无反馈的小信号阻抗。 正常运行期间、进入放大器输入端的输入阻抗实际上非常高、因为只有输入偏置电流流经放大器的输入端子、而放大器在线性区域内、并且由于反馈环路增益、这种阻抗更大。 此外、当放大器在线性区域处于活动状态时、运算放大器的输入端子是"虚拟"短路、它们之间只有一个很小的偏移。
需要强调的是、OPA211的输入端子由反并联二极管提供保护、不会因差分电压过大而受损、如图44所示。
关于 PSPICE 模型上的输入阻抗参数、我需要向模型工程师进行验证、然后回来与您联系。
谢谢。此致、
路易斯
尊敬的 Marek:
在闭环电路中、运算放大器反馈环路增益(AOL* Beta)对进入运算放大器输入端子的有效输入阻抗有何影响? 在闭环配置中、在运算放大器的同相端子中、环路增益是否会增加闭环输入阻抗?
我认为运算放大器非反相端子的闭环小信号输入阻抗非常高、大约为(1+T)* 2*2 Rπ 阶、其中 T 是环路增益(AOL*Beta)。
在整个差分放大器电路中、用户仍将看到外部 R1、R3电阻器的 R1+R3有效输入阻抗;以及输入之间的虚拟短路。
谢谢。此致、
路易斯