This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV1822-Q1:TLV1822开漏输出是否连接到 N 型或 P 型 FET (电阻)?

Guru**** 665180 points
Other Parts Discussed in Thread: TLV1822
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1310038/tlv1822-q1-does-tlv1822-open-drain-output-is-connected-to-n-type-or-p-type-fet-transsistor

器件型号:TLV1822-Q1
主题中讨论的其他器件:TLV1822

大家好、

我刚刚学习 TLV1822 (开漏输出型比较器)

我发现、 如果 Vin+>> Vin-、则 Vout 应为高电平。 这意味着内部 FET 应该是 P 型 FET 或 PNP 晶体管。

因此内部 FET 或晶体管关闭、通过连接到 Vpull-up 的上拉电阻器输出也为高电平

对吗?  

在我看来、如果 Vin+>Vin-、则内部输出为高电平、开启内部 N 型 FET、则输出连接到 VSS (GND)。

哪一个是正确的? 请向我提供帮助。

此致。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当 Vin+< Vin−时推挽输出为低电平、当 Vin+> Vin−时输出为高电平。
    当 Vin+< Vin−时为开漏输出低电平、当 Vin+> Vin−时为关闭。

    拉低的输出晶体管是一个 N 沟道 MOSFET。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Park、您好!

    输出在内部要复杂得多、但"输出控制"负责任何逻辑反相。 这是一个非常简化的图、主要展示 ESD 和输出选项。

    我之所以在这里放置"逻辑控制"块、是因为在过去、仅仅将一个 MOSFET 放置在三角形的输出上已经引发了类似于您在过去关于反相的问题。

    如 Clemens 所示、输出遵循预期的比较器输出响应。 无论哪个输入大于另一个、输出都将沿该方向流动。