• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 15 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 196 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] OPA2192：输入偏置电流如何在电源轨附近发生变化？

admin
Guru**** 1139930 points
Other Parts Discussed in Thread: OPA192, OPA2192, OPA2196, TINA-TI, ADS7046, ADS8860, OPA320, OPA328, OPA625
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1309774/opa2192-how-does-input-bias-current-change-close-to-supply-rails

器件型号：OPA2192
主题中讨论的其他器件： OPA2196、OPA192、 TINA-TI、 ADS7046、 ADS8860、OPA320、 OPA328、 OPA625

您好！

我们采用上述运算放大器配置来测量海上应用(800kW 至6MW 功率范围)变频器中的直流链路电压。 (该电路前面没有显示高压分压器)。 运算放大器由单电源轨(GND 至+15V)供电。 我们需要能够测量接近0V 的电压。 我选择了 OPA2192、因为它具有"超出电源轨"的性能。 (由于传统原因、存在分压器 R56+R76+R112、我们在之前的设计中采用了5V ADC)。 当我用0V 输入馈送该电路时、在 U13-A 放大器(缓冲器)的输出端测得0.6mV。 在 U13-B 放大器(滤波器)的输出端、我得到19.3mV。 这远远超出了我的预期。 如果我移除电容器 C43和 C44、则在 U13-B 的输出端得到3.1mV 电压。 这更符合我的预期。 进入 U13-B.5的输入偏置电流应为5-20pA。 在20pA 和36k|||72k=24k 阻抗下，它应该是0.48uV (？) 为什么在没有电容器的情况下偏置电流更少？

作为一个实验、我重新设计了滤波器级以降低电阻、如下所示：

结果我在缓冲器级输出上得到0.8mV、在滤波器级输出上得到5.9mV (成功)。

对于我的电路和0V 输入电压、滤波放大器的偏置电流似乎是这样的：

原始电路：(19.3mV-0.6mV)/(24k Ω+680 Ω)=0.76uA

经修改的(较低电阻)电路：(5.9mV-0.8mV)/4.8k Ω=1.062uA

我看到您在数据表的图18中有一个输入偏置电流与共模电压间的关系图。  该图仅显示共模范围的中间值。

输入偏置电流如何在接近负电源轨时发生变化？

(PS：根据可用性和成本、我们可能会更改设计以使用 OPA2196。 我也能获得该器件的类似结果)

  • 0
    TI__Guru**** 1139930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、感谢您的问题。   

    1. 我认为您看到的问题与输出摆幅限制有关。  "超出电源轨"性能与输入共模有关。  因此、您在12V 单电源供电下的0V 输入不会违反放大器的共模要求。  但是、输出也具有与电源相关的限制(相对于电源轨的电压输出摆幅)。  对于 OPA192、输出摆幅限制为距离电源轨15mV。  因此、在使用具有0V 输入的单电源缓冲器的情况下、在输入达到15mV 之前、输出无效。
    2. I/O 限制文档 是一个详细介绍该内容的文档。   运算放大器视频系列 也有一节介绍输入和输出限制。
    3. 关于输出摆幅限制： 所有放大器都有该限制。  它的范围可以从 CMOS 放大器上的几毫伏到双极器件上的电压。
    4. 解决输出摆幅限制的一种方法是为放大器负电源产生较小的负电压。  因此、负电源为-0.3V、而不是0V (GND)。   负放大器电源的电荷泵电路(-0.3V) 说明了这种方法。
    5. 另一种可让您测量低至零伏输入的方法是使用差分放大器配置。  差分放大器上的基准引脚需要连接至正电压(例如0.5V)。  差分放大器的输出为 Vout = VinxGain Vref。  因此、如果增益为1V/V、则 Vout = Vin + Vref。  对于0V 输入、输出将是 Vref。  理想情况下、可以将差分放大器输出连接到差分 ADC 输入、ADC 测量放大器输出和基准引脚之间的电压。  下面是一个采用 OPA192的差动放大器的 TINA 电路。  分立式差分放大器的一个缺点是电阻器容差会影响精度。  许多应用都可以容忍这个问题、但为了获得更高的精度、您可以使用集成差动放大器、如  https://www.ti.com/lit/ds/symlink/ina597.pdf 
    6. 要回答您有关偏置电流的问题、OPA192在输入信号上的偏置电流相对平坦且非常低(请参阅图18)。  我认为偏置电流不是问题所在。

    e2e.ti.com/.../diff-amp-opa192.TSC

    我希望这有助于,此致,艺术

  • 0
    TI__Guru**** 1139930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    我将逐点评论您的意见：

    1.我的第一个倾向是问题是输出限制。 我从电路中删除了 R15、因此放大器没有负载。 根据数据表、在这种情况下我应该得到一个5mV 的"典型"值。 请注意、U13-A 可管理低至0.6mV 的电压、接入108k Ω 负载。 U13-A 和 U13-B 现在都以单位增益运行。 两个电路之间的区别在于、U13-A 获得0欧姆的源电阻(我将其绑定到 GND)、U13-B 获得大约24千欧的源阻抗以及一些电容器。 如果我们假定 U13-B 由于某种原因性能远高于 U13-A、那么输出端的电压应该为15mV、而不是19mV。

    2、感谢您提供的文件。 我跳过它。 很有趣,但我没有找到任何能解释我所看到的行为的东西。

    3、我知道

    4+5. 这是显而易见的解决方案。 我的板正在进行串联生产。 19mV 其实并不是一个大问题、除非我找到一个不需要新布局的简单解决方案、否则我们将会处理此问题。

    6.感谢您的澄清。 我没有正确读取图表。

    我仍然不明白我看到的是什么。

    实验1：  

    移除负载和反馈电容器 C43 (电路稍微简单一些)。 我的电路如下所示：

    在 U13-B.5 (和 U13-B.7)上、I 测量值为19mV。 有一个非常真实的直流电流流流过 R58。 这是如何用"输出摆幅限制"来解释的？

    实验2：

    移除滤波电容器 C44。 我的电路现在看起来像这样：

    在 U13-B.7处测量到的电压为3.1mV。 这与数据表中的开路负载值(典型值为5mV)一致。 电容器 C44的存在似乎会莫名地影响通过 R56的直流电流？ (很抱歉，我没有在这个实验中测量 U13-B.5。 )

    实验3：  

    滤波器级的电阻较低(使频率响应接近原始电路)。 我的电路现在看起来像这样：

    在 U13-B.7下测量到的值为6.7mV。 U13-A 的输出为2.6mV、因此与数据表一致(典型值为2.6mV+5mV)。 这就是我下次迭代 BOM 时会用到的电路。

    显然、源阻抗对共模范围有影响。 我在放大器 U13-B 的输入端子和输出端子上测量相同的电压。 我不知道正极端子如何在原始和修改的 BOM 版本中将~1uA 电流提供给 R58。

    Br、

    Øyvin 艾克兰

  • 0
    TI__Guru**** 1139930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Øyvin Eikeland,

    感谢您对实验的详细说明。  这些信息非常有用。  下面是一些可继续进行故障排除工作的评论。

    1. 我建议您使用示波器探测电路的所有关键输入/输出、以寻找潜在的噪声、振荡和不稳定性。   
    2. 在实验1中、您会提到"有一个非常真实的直流电流流经 R58 "。  这是非常令人惊讶的。  OPA192在室温下的最大输入偏置为20pA。  R58是一个680欧姆的电阻、因此我不认为您会测量 R58上的任何明显电压。  以下是可能 导致 R58上压降的一些可能情况。
      1. C44的泄漏电流极高(即损坏)。
      2. OPA2192损坏(电气过载)。
      3. 该电路有助焊剂残留物、会形成漏电路径。  构建 PCB 后、您是否对其进行了超声波清洗？
    3. 输出摆幅的详细信息。  您应按照最大值进行设计。  是的、大多数器件(68%)应接近典型值、但有些器件可能接近最大值。
    4. 关于实验2： 放大器输出端的容性负载可能导致不稳定。  但是、OPA192能够驱动高达1nF 的容性负载。  100pF 是轻容性负载、应该不会有问题。  此外、如果放大器输出和容性负载之间存在隔离电阻、您可以驱动高得多的电容器。  在您的情况下、36k 欧姆电阻器用作隔离电阻器。  请参阅数据表中的图32和33。 您似乎不太可能在驱动 C44时遇到任何问题。   您应该真正尝试解决此差异。   
    5. 关于实验3： OPA192的共模范围变为低于地电 平和高于正电源。  输入晶体管是 CMOS 器件、阻抗非常高。  源阻抗不会对共模范围产生影响。  因此、我不确定降低 R58有什么帮助。  在 你解决1uA 电流差异后、我才会对设计感到自在。  
      1. 您是否通过授权的 TI 供应商购买了 OPA2192 ？     从未经授权的供应商处获取假冒器件。
      2. 器件是否已损坏？  您是否测试了多个器件？
    6. 实验3：容性负载 C12过大。  在输出端进行瞬态电流阶跃测试显示相位裕度约为20度。  我更改了电路、使用 C12=1nF、R15=25 Ω。  这样就将相位裕度提高到了38度。  通过减小 C43、可以提高相位裕度、因为该电容器实际上是输入放大器的容性负载、ADC 的输出瞬变将通过该电容器馈送到输入放大器。  我知道这似乎 与您的测量相反。  我不确定是什么问题导致了您的问题、但我认为在将电路投入生产之前、找出根本原因很重要。  附加了 TINA 文件。

    e2e.ti.com/.../OPA192_2D00_stability.TSC

    e2e.ti.com/.../OPA192_2D00_stability2.TSC

    e2e.ti.com/.../opa197-stability-3.TSC

    我希望这对您有所帮助。  如有必要、我将在实验室构建此电路、以尝试重现您看到的问题。

    此致、艺术  

  • 0
    TI__Guru**** 1139930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    感谢您的意见！ 我怀疑我的问题与泄漏路径/磁通残留有关。 我无法使用超声波清洗、并且 大多数元件都是0402。 如果电阻值较低、则泄漏问题就不那么严重。 特别是、我怀疑 C44上/下有残留物。 不过、我不明白接地漏电是如何产生正电压的。

    我从 DigiKey 购买了 OPA2192器件。

    我再做一些测试、然后给您回复。 我可以在隔壁的公司清洁我的电路板。

    Br、

    Øyvin 艾克兰

  • 0
    TI__Guru**** 1139930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Øyvin、 感谢更新。  我要等其他问题。   

    此致、艺术

  • 0
    TI__Guru**** 1139930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    很抱歉这么晚才回复。 我真的希望这与不干净的板有关。 我决定从原始的板开始。 在开始篡改电路板之前、我获得了以下测量值：

    U13-A 输出(输入缓冲器)：5.9mV

    U13-B 正输入(滤波器运算放大器)：3.9mV

    U13-B 输出(滤波运算放大器)：6.3mV

    所有内容均符合数据表值

    然后、我尝试通过以下方法来脏污电路板：查看电路中的每个组件(Opamp+resistors+capacors)、这些组件使用的通量和焊料与我在之前的测试中使用的相同。 我甚至还把 U13抛在一边,用我的苏德威克把整个区域都绑起来,并把运算放大器焊下来。 现在看起来真的很杂乱。 我的测量值仍然与在我进行篡改之前完全相同。 我希望获得相同的"不良"测量值、然后通过清洁电路板来恢复到"良好"值。 我现在要回到原来的电路板、再做一些测试。 希望明天。

  • 0
    TI__Guru**** 1139930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Øyvin ć、

    感谢您 对此进行彻底的故障排除。  我希望我们能尽快解决这个问题。  这里是一些需要检查的附加事项。

    1. 我想我们回到了原来的讨论。  OPA2192的共模范围从略低于负电源到略高于正电源、因此问题不在共模范围内。  但是、如果将0V 应用于缓冲器的输入、则输出将违反输出摆幅限制。  最坏情况下的输出摆幅限制为15mV。  您不能查看此电路在施加0V 电压时的运行情况。  查找非常稳定的直流电源并将其连接到 U13-A 输入(例如0.1V)。  如果您在这种情况下测量输出电压、那么它应该会起作用。
    2. 如果测试1不起作用、断开  U13-A 的输出与 U13-B 的连接(即拆下 R56)。  再次使用稳定精确的直流电源并移除 R56来检查 U13-A 的失调电压。  如果您继续看到较大的失调电压、请使用示波器检查输入、输出和电源以查看是否发现过多的噪声或振荡。  还要确认直流电源是否准确。  如果偏移量仍然错误、请尝试更换设备(可能已损坏)。
    3. 另一个可能导致运算放大器出现不良行为的可能性是去耦不当。  您是否在电源引脚附近有一个0.1uF (或更高)的去耦电容？
    4. 您可以使用类似的 方法测试 U13-B。 您需要确保输出信号在线性工作范围内以验证失调电压。  您可能还需要断开 U13-B 与 ADC 的连接、以确保 ADC 不会影响性能。  您应该使用示波器来查看输入、输出和电源。

    我希望这对您有所帮助。

    此致、艺术

  • 0
    TI__Guru**** 1139930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    由于您的分析/仿真显示相补角较小、因此我对滤波器以及一些新的计算和仿真进行了全面回顾。 我已决定恢复使用 OPA2192并按如下方式调整组件值：

    我已经订购了一批放大器和组件、在几天之内就可以在实验室对此进行测试。 您对这项新设计有什么意见吗？ 在我的仿真中、此实现具有足够的相位裕度。 如果您发现此问题、我会增大 R15的值和/或减小 C12的值。

    Br、

    Øyvin 艾克兰

  • 0
    TI__Guru**** 1139930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    德克萨斯州达拉

    1.   
    2.  
    3.     
    4.    
    5.   
    6.     
    7.     

     

    斯 我查看了不带 ADC 和输出滤波器的运算放大器电路。 这个电路看起来不稳定。 您应该使用滤波器设计工具来选择组件。 您可以使用 webench.ti.com/.../filter-response TI.com 上的设计滤波器。 在互联网上还有许多其他工具 我相信您的电路的目标衰减是0.667和81kHz 的截止频率。 我设计了一个与您的设计类似的电路来实现这一目标。 所连接的功率点显示了对原始电路和新电路的仿真。 您可以在电路响应中看到谐振、而在修改后的版本中没有谐振。 两个电路都具有0.667的衰减和81kHz 的截止频率。 我没有查看您的输出滤波器。 该滤波器也是稳定性问题。 要选择该电路的正确值、我需要知道您的目标采样率和时钟速率。 一旦我知道这一点、我就可以选择滤波器元件并确认稳定性。 电流滤波器具有10欧姆的串联电阻、这不足以实现稳定性。 您还需要小心电源。 OPA192通常使用高电源电压(例如+/-15V)。 如果运算放大器输出高于3V 或低于零、ADC 将损坏。 请告诉我您的电源配置是什么。 您可能需要修改电路、以确保不超过 OPA192的绝对最大额定值。 e2e.ti.com/.../opa192-active-filter-and-ADC-drive.pdf 此致、艺术
  • 0
    TI__Guru**** 1139930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    感谢您的快速响应。 我同意原来的电路不稳定。 因此、我实现了对值的更改、如上一篇文章中所示。 我的更新版本具有如下的频率/相位响应：

    (原文为绿色、已更新版本为红色)

    过冲：

    新电路的过冲为5.89%(63度相位裕度？) 在该仿真中、原始电路具有36%的过冲。

    (原文为绿色、已更新版本为红色)

    电源：

    运算放大器由+15V 和 GND 供电。 输入电压是我们 DC-link 的一个高欧姆分压器、标称电压为1050V。 如果直流链路电压为1250V (我们绝不会在任何高于此值的电压下运行)、则该分压器的最大电压为3.83V。 最低可能电压为0V (直流链路从不为负)。 最初的设计规格是、直流链路电压永远不会低于~300V。 现在、我们还需要测量低至~0V 的电压。 精度不是强制性要求、但我们希望在低至10V (30mV 输入电压)的直流链路下实现合理的测量。 我们之所以选择 OPA2192、是因为它具有轨到轨性能。 在我们的大多数电路板上、我能够测量低至5V (15mV 输入)的电压。 我希望启动此线程的有问题测量是由有故障的组件或不干净的电路板引起的。 我已经订购了新组件来验证这一点。

    ADC 驱动：

    我们在720kHz 下运行 ADC。 ADC 的采集时间为80ns。 ADC 的采样电容器为16pF。 ADC 的分辨率是12位。 这种情况的"正常"设计类似于以下设计：

    对于此实现方案、OPA2192的 GBW 过低、输出阻抗过高。 由于我想让 OPA2192保持良好的轨到轨性能、并且原始电路在现场非常好地工作、因此我通过仿真了解了原因：

    除了我的结论之外、我不希望你们深入了解所有这些内容：

    - 由于来自 ADC 的负载,直流链路电压的全步进0V 至1050V 的最大测量误差为0.6V (0.05%)

    ——100kHz 滤波器结合720kHz 的快速采样,确保采样电容与缓冲电容接近

    -我对这个电路很满意,如果我能保持良好的轨到轨性能,我知道运算放大器是稳定的

    其他意见：

    我们希望在当前布局上实现此方案。 因此、我不想更改为多重反馈。

    您认为更新后的设计在稳定性方面存在任何问题吗？

    Br、

    Øyvin 艾克兰

  • 0
    TI__Guru**** 1139930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Øyvin ć、

    1. 我对您的设计进行了三次稳定性仿真(请参阅 PDF)。
      1. 开环测试- 开环测试是我们通常认为最可靠的稳定性测试方法。  在此测试中、我看到 AOL 曲线中有第二个极点、导致接近速率为40dB/十倍频程。  这通常被认为是不稳定的。  不过、 本测试中测得的相位裕度为58度、通常认为这是稳定的。  虽然接近率为40dB/十倍频程、但此电路具有良好相位裕度的原因在于每十倍频程40dB 的接近率后跟双零点。  由于双零点靠近 AOL 与1/Beta 相交的点、因此电路看起来是稳定的。  但是、我真的不喜欢这个补偿、我怀疑它可能 对工艺/温度敏感。  这可以通过调整输出 滤波器(10欧姆 x 10n)来纠正。  有关详情、稍后继续。
      2. 我测试了阶跃响应。  测试阶跃响应的最佳方法是将电流阶跃应用于放大器输出。  阶跃响应 具有极小的过冲、因此看起来稳定。
      3. 我测试了交流响应。  没有交流峰值的指示。  看起来稳定。
    2. 设计考虑。   
      1. ADC 绝对最大输入电压为 AVDD+0.3V (如果 AVDD = 3.3V、则为3.6V)。  任何运算放大器在启动过程中都会产生瞬变、从而将输出驱动至其中一个电源。  此外、悬空输入将导致输入驱动到两个电源轨之一。  因此、该电路可能具有驱动至15V 的输出信号、并超出 ADC 绝对最大值输入范围。  保护 ADC 输入的一种方法是将10 Ω 滤波电阻器增加到一个更大的值、该值在故障情况下将电流限制在小于10mA。  不过、所需的限流电阻可能过大、无法实现有效稳定。  这个 电路也许是 完全安全的、具体取决于您的启动并且有可能实现一个悬空输入。   我的重点是 、一般来说、我不建议使用15V 放大器驱动3.3V ADC。  您应该检查您的启动条件和潜在的输入悬空条件、然后看看您是否有问题。
      2. 您提到的 Tacq 为80ns。  由于您没有提及您的 CLK 速率、因此我无法确认该数字。  但是、在最大时钟速率下、采集要长得多。  假设时钟速率为16.6ns、fsamp = 720kHz。  tconv = 15* tclk = 15*(16.6ns)= 249ns。  Tacq = 1/fsamp - tconv = 1389ns - 249.9ns = 1139ns。  现在、如果您的时钟速率不同、80ns 的数量可能是正确的。  不过、80ns 是在最大采样率和最大时钟速率下计算得出的最小采集速率、因此我认为您没有进行 采集速率计算。  了解实际的采集 速率很重要、因为这会影响输出滤波器要求(当前为10 Ω x 10nF)。   采集时间是 ADC 输入信号连接到内部采样保持电路的时间、因此延长了稳定时间。
      3. 我使用1139ns 的采集时间对 ADC 趋稳进行了仿真。  它显示了电流滤波器(10 x 10nF)和经修改的滤波器(100 x 1nF)的良好趋稳。  我建议使用经修改的滤波器。  使用此滤波器可改善稳定性问题(即40dB/十倍频程的接近速率)。
      4. 注意：使用旧滤波器和新滤波器(10 x 10nF 与100 x 1nF)时、仿真得到了良好的趋稳。  不过、我使用计算的采集时间进行了检查。  您可能希望使用调整后的采集时间重新仿真。  尽管如此、我实际上得到了更好的新滤波器趋稳时间、因此我认为您应该可以使用该滤波器。  两个滤波器具有相同的时间常数。  OLD 滤波器具有更大的容性负载。

    e2e.ti.com/.../opa192-active-filter-and-ADC-drive_2D00_Feb20.pdf

    e2e.ti.com/.../active-filter-OPA192-Stability.zip

    希望这些信息能帮您解决问题。

    此致、艺术

  • 0
    TI__Guru**** 1139930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢！

    1. PDF 在 Adobe Acrobat 中显示不正确。 左右两侧被切断、所以我看不到整个内容。 您能否验证/修复此问题？

    2.我现在看到可以改变采集时间。 在当前的 FPGA 代码中是100ns。 采样率较慢的原因是我们对每个样本运行校准。 每次校准+采样需要64个50MHz 时钟周期、外加4个采集时钟周期、外加1个 nCS 切换时钟周期：nCS/ 50MHz (64+4+1)=724kHz。 我们可以在 FPGA 代码中更改采集时间。 我将深入了解这一点。 我可能最终会得到一个更大的隔离电阻器。

    非常感谢您的帮助！ 我学到了很多  

    Br、

    Øyvin 艾克兰

  • 0
    TI__Guru**** 1139930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Øyvin ć、

    1. 我重新生成了 PDF。  请参见随附的。
    2. 则可以轻松调整采集时间、这将有助于实现较高的趋稳。

    e2e.ti.com/.../6087.opa192-active-filter-and-ADC-drive_2D00_Feb20.pdf

    我很乐意提供帮助！  如果您有其他问题、请告诉我。

    此致、艺术

  • 0
    TI__Guru**** 1139930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    再次感谢！

    我已将滤波器更改为100 Ω+1nF。 我正在尝试弄清楚我需要多少来改变数据采集时间。 ADC 滤波器的新时间常数为100ns。 从您的应用手册中、我知道对于趋稳至12位精度、我应该具有(12+1)* ln (2)* 100ns=901ns 的最小采集时间。  我们为每个样本运行具有偏移校准的 ADC。 在此模式下，转换阶段为64*20ns=1280ns。 更改后的新采样率将为454kHz。 我已经在 您提供的 TINA-TI 电路中运行此示例(谢谢！)：

    趋稳误差为~0.233mV。 这优于0.5lsb=0.36mV。

    我还通过向滤波器的输入添加一个满量程阶跃、然后将采样值与不加载运算放大器的理想 ADC 进行比较来对此进行仿真：

    在上面的仿真中、我有320ns 采集时间、fs=625kHz、误差小于0.5lsb。

    Question：

    1.在仿真中、每次转换都要清空采样保持电容器。 我认为现实情况并非如此。 由于我在 ADC 前面有一个110kHz 滤波器、因此 ADC 的输入绝不会存在满量程阶跃。 假设采样保持电容器在每个转换周期后保存上一次采样是否正确？

    2.与第一个问题相关：是否可以通过 ADS7046上的内部偏移校准对采样保持电容进行复位？

    3.可选:我第二次仿真建议,您有没有想过将采集时间减少到320ns ?

    Br、

    Øyvin 艾克兰

  • 0
    TI__Guru**** 1139930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Øyvin ć、

    设置采集 时间以确保获得良好的趋稳效果的理想方法是进行仿真并查看趋稳响应。  即使运算放大器的输出端连接到 RC、该电路也不是简单的二阶系统。  原因是大多数运算放大器的闭环看起来具有电感性、因此系统至少为二阶、通常为高阶。  在运行仿真之后、您可以打开 足够宽的 ADC 采集窗口、以便有很多 时间来稳定。  然后、您可以将光标移动到最小采集 时间、在该时间内、您会认为您的趋稳足以满足您的应用需求。  您可以使用 Tina 源 文件、以便进行此测试。  该模型实际上是经过修改的 ADS8860模型、经过调整后值与 ADS7046匹配。  您可以  根据需要调整 tconv 和采样率。

    直接问题答案：

    1. 在所有 SAR 转换器中、转换过程将消耗 一些采样保持电荷。  这与 SAR 不同、但典型的耗尽是 10%。  因此、如果您向 SAR 应用直流输入、第一次转换将要求采样保持电路从0V 充电至完整的直流值。  在随后的 对话中 、采样保持将需要充电以补偿10%的压降。
    2. 我不确定采样保持电路在校准过程中是否放电。  我认为它不是基于章节  8.4.3. 您应联系 ADC 团队进行确认。
    3. 您可以通过使用速度更高的放大器缓冲 OPA192来缩短稳定时间、以便使用更短的采集周期。  一些常见的 SAR 驱动放大器是 OPA320、OPA328和 OPA625。  这三个选项都具有不同的带宽。  您可以选择能帮您满足趋稳要求的带宽。 如果您可以负担得起、可以添加此缓冲器、它还有一个额外的好处、即允许您在 OPA192和缓冲器之间进行电平转换。  正如我之前提到的、从 ADS7046过载的角度来看、OPA192的高电压电源是一个问题。

    此致、

    艺术