• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 7 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 429 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] OPA2991-Q1：未上电状态下具有高输入阻抗的运算放大器

admin
Guru**** 1818760 points
Other Parts Discussed in Thread: OPA991, OPA2991-Q1, TPSI3050-Q1, OPA2991, LM2904B-Q1, OPA310, TPSI3050, CSD19534Q5A, CSD19538Q2
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1330685/opa2991-q1-opamp-with-high-input-impedance-in-unpowered-state

器件型号：OPA2991-Q1
主题中讨论的其他器件： TPSI3050-Q1、 OPA2991、 LM2904B-Q1、 OPA310、OPA991、 TPSI3050、 CSD19534Q5A、 CSD19538Q2

您好！

我正在开发一个模拟电压测量0。 10V、除了其他外、要求输入阻抗介于850k Ω 和900k Ω 之间(对于电压范围0V-10V)。

这位于  功能强大且功率更高 状态！

对于供电状态、OPA2991-Q1非常适合(低输入泄漏电流)。
输入分频器如下所示。 该系数应该接近1、以引入电阻引起的最小误差(已选择0%、1%)

但在未加电状态下、连接到正电源轨的内部保护二极管(在该情况下为 GND 电位)将导通并"缩短"R2和 R3。

我已经尝试通过 FET (由 TPSI3050-Q1驱动)来"打开"与 OPA 的连接。 这会有所帮助、但 FET 漏极-源极泄漏电流也会通过内部保护二极管产生相同的问题。

我的问题：

  1. 是否有具有"绝对"输入电压能力的 OPA？
    高达10V 就足够了。 性能应与 OPA2991类似(双极电源、低输入泄漏电流...)
  2. 如果没有这样的 OPA；是否有具有极低漏源漏电流(<10nA)的 FET

谢谢！

塞巴斯

蒂安
  • 0
    TI__Guru**** 1818760 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嘿、Sebastian、

    就运算放大器而言、有一些器件没有 V+二极管、但几乎所有器件都有 V-二极管。 我不确定这是否符合您的要求。 LM2904B-Q1没有连接到 V+的二极管、能够在输入端看到高达40V 的电压(相对于 V-)。 但是、该器件的性能不如 OPA2991、它会具有更高的输入偏置电流。

    有些 CMOS 放大器没有连接 V+的二极管、但是、这些是低电源电压器件。 OPA310目前处于预发布状态、但没有连接到 V+的二极管、受电时、其典型输入偏置在 PA 范围内。

    下一个要考虑的替代产品是关断器件。 这些器件可以在输入端承受 V+电压、但必须保持为器件供电。 OPA2991的单通道型号(OPA991)在关断时提供预发布功能。

    此致！
    杰瑞

  • 0
    TI__Guru**** 1818760 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Jerry。  

    感谢您提供的信息。
    不幸的是,我认为情况是这样的...

    我查看了 LM2904B-Q1。 正如您提到过的、输入泄漏电流过高。 这会在我的应用中引入过多的误差。

    CMOS 放大器听起来不错、但由于我的工作输入电压为10V、因此低电源范围会导致设计发生太多变化而无法应对。 而导致出现另一个问题的风险太大...

    不能使用关断器件、因为我真的会处于断电状态、而且不允许储能。

    我要结束有关放大器的这个主题...

    但您可以帮我设计一个 FET、它能够通过低泄漏电流实现>60V 的 Vds、或者实现除近似击穿之外的其他 Vds 的已知值。
    或者我应该在其他论坛上提出此问题吗？

    此致、
    塞巴斯

    蒂安
  • 0
    TI__Guru**** 1818760 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嘿、Sebastian、

    我可以将该主题移到其他论坛供您使用！

    遗憾的是、我对分立式 FET 没有太多背景知识或见解、但我可以将您转交给能够提供帮助的团队。

    此致！
    杰瑞

  • 0
    TI__Guru**** 1818760 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Sebastian、

    我有几个问题可以帮助我们缩小范围、找到最佳 MOSFET 建议：

    • 您需要在哪些条件下运行 MOSFET？
    • 流经器件的电流是多少？
    • 您认为低泄漏是什么？ mA、uA、nA、PA？ 您是否有泄漏目标？
    • 栅极驱动电压是多少？
    • 我想知道您是否真的需要60V+ MOSFET、似乎您认为10Vin 是绝对最大值、那么30V FET 可能会发挥作用？

    MOSFET 泄漏在很大程度上取决于它们所使用的条件,我们做了几篇文章,您可能会发现,除了数据表中显示的变化外,泄漏是如何随温度和电压变化的。

    1. https://www.ti.com/document-viewer/lit/html/SSZT206
    2. https://www.ti.com/document-viewer/lit/html/SSZT144

    期待收到您的回复

    此致

    克里斯·布尔

  • 0
    TI__Guru**** 1818760 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Chis、Jerry、

    @Jerry：把这个线程移到一个更合适的论坛就可以了。

    C·C·@：

    如上所述、如果连接器未供电、我会使用 MOSFET 将 OPAMP 保护二极管与分压器"断开"。
    分压器输入端的电压范围为0V 至10V (同样处于通电和未通电状态)。 在每个工作点、我需要满足850k 至900k Ω 的输入电阻要求。

    我的想法是、使用 TPSI3050-Q1构建固态继电器功能(这是我们在该项目中也使用的隔离式开关驱动器)。 对于该驱动器、我假设到栅极的一些泄漏电流可以忽略不计。 但漏源泄漏不是...

    要回答您的问题：

    • 运行条件：请参阅上文。
    • 流经器件的电流：正常运行期间、只有 OPA22991的输入泄漏电流。 在雷击事件中、-10mA 引脚所能达到的电压限制为+/OPA。
    • 什么是低泄漏：快速计算显示、小于50nA 的泄漏应该足够了
    • 由 TPSI3050产生的栅极驱动器电压为~10V
    • 60V+是由于闪电事件,这应该是耐受的。 电压较高时、但分压器上的滤波电容器会将其阻尼至低于60V

    谢谢你,为这两篇文章。 这很有趣。

    您能确认一下、这些曲线取决于技术。 那么、是否可以根据裕度和工程判断将转换到其他器件？

    此致

    塞巴斯

    蒂安
  • 0
    TI__Guru**** 1818760 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Sebastian、

    看起来该 FET 会用于高侧开关配置、其中漏极连接到电阻分压器的中心、源极连接到 OPAMP 输入引脚。 在这种情况下、需要通过 VGS 的最小值将栅极驱动至高于漏极电压的电压、其中数据表中指定了 RDS (on)、以确保完全导通。 TPS3050提供一个标称10V 的浮动栅极驱动、这应该足以用于大多数 TI NFET。 对于这种应用、我推荐采用 CSD19538Q2、它是采用2x2mm SON 封装的100V NFET。 数据表中指定的最大漏源泄漏电流 IDSS 在 VDS = 80V 且 Tcase = 25°C 时为1μA。 我拉取了在产品开发过程中收集的特性数据、并且 TI 仅在 VDS = 80V 的条件下进行测试。 对于测试的样本、数据显示了在 VDS = 80V 且 Tcase = 25°C 时的最大值约为30nA。 在75°C 下、这会增加到大约120nA。 然而、如技术文章所示、在 VDS = 10V 且温度相同的情况下、IDSS 显著降低。 我能够在相同的流程中找到另一个100V 器件 CSD19534Q5A 的数据、在10V 时、典型泄漏电流约为7nA。 我认为对于您的应用而言、它应该小于100nA、但 TI 只能保证数据表中指定的值以及在生产中进行的测试。 一般而言、对于具有相同 ESD 结构的 TI FET、技术文章中显示的曲线是相似的。 有关 TI FET 中使用的 ESD 结构的更多信息、请参阅以下链接中的文章。 根据芯片尺寸、BVDSS 和工艺生成会有一些差异。

    https://e2e.ti.com/blogs_/b/powerhouse/archive/2020/06/22/what-type-of-esd-protection-does-your-mosfet-include

    此致、

    约翰·华莱士

    TI FET 应用

  • 0
    TI__Guru**** 1818760 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢！

    不是  我所希望的信息,但至少是一种方式,我.

    现在需要说明一下电路正常的原因、虽然数据表中没有说明。