• 状态
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 632 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] BUF634A：BUF634AIDR 延迟启动/输出时间

admin
Guru**** 2387830 points
Other Parts Discussed in Thread: BUF634
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1382309/buf634a-buf634aidr-delayed-start-up-output-time

器件型号：BUF634A
主题中讨论的其他器件：BUF634

工具与软件：

您好！

我正在测试 BUF634AIDR、以替代/升级已淘汰的 OPA633KPG4。 我目前构建了一个原型 SMT 至 TH 适配器板：BUF634AIDR、电压轨上的0.1uF 电容器和 BW 调节上的10 Ω 电阻器、TH 引脚用于连接传统设计 CCA。 我看到了两个问题、其中一个我相信我知道解决方法、另一个问题是：加电和从芯片获得输出之间存在令人难以置信的较长的延时、接近~1分钟。 我怀疑存在电源问题、但我无法确定根本原因。

现有/传统的 CCA (OPA 633的封装)在电源轨上具有+/-12V 的电压(在规格内)、并且 OPA633的引脚上有两个0.1uF 电容器。 我迈出的第一步是将这些电容增大到10 μ F、但芯片现在发生了变化。 现在、我不知道如何进行。

任何输入都会受到高度赞赏。

谢谢你

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Dan、您好。

    您能否确认刚刚通电时器件的 IQ 处于预期范围内？ 这绝对是不应该发生的事情。 第一步是确保器件正确上电。 您是否还可以移除输出端的任何负载以隔离缓冲级。 您是否还可以确认 BW 引脚被拉至 Vs-？ 我希望您可以准确发送您看到的内容以及正在使用的评估板。

    此致、

    Ignacio

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Ignacio：

    感谢快速响应。 我很高兴与 BUF634分享适配器板的原理图、但是本次聊天不允许我插入.pdf 或代码片段(png)。

    解决您的问题：

    我能够测量电路板的电路外 Iq (无输入/输出)。 向电压轨施加+/-12V 电压时、双电源的+12V 7mA 为~Ω、-12V 时为~Ω 6mA；因此两者均低于数据表中所示的典型8.5mA。

    BW 引脚有一个与 Vs-串联的10欧姆电阻器、根据数据表、可实现最大带宽。 我是否对第8.4.1节中的内容有误解？

    期待您的答复。

    谢谢你

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    这是用于测量 Iq 的电路板的原理图

    J1-1 = V+=+12V

    J2-5 = V-=-12V

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    下面是旧版设计、BUF634 (A1)正在取代 OPA633。 *请注意下面的引脚编号代表 OPA633 PDIP (旧)映射；使用之前的原理图在 PDIP 和 SOIC 之间进行映射。

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Dan、您好。

    感谢您分享原理图。 您能否假设输入端有1V 直流信号、以便输入不悬空并确认输出约为1V？ 关于 BW 引脚、您是正确的。 为了简化电路、您可以将 VS-直接连接到 BW 引脚、这应该会产生一个8.5mA 的 IQ、并确保器件处于宽带宽模式。 10欧姆电阻应该没有太大的影响、但将 BW 短接至 Vs-应该会产生我们正在寻找的 Iq。 这两个步骤是为了确保最终正确设置器件、并且器件不会损坏。

    此致、

    Ignacio

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Ignacio：

    使用+/-12Vs、BW 和 VS-之间具有10欧姆电阻、当 VI = 0.975VDC 时、Vo = 1.033VDC。

    将 BW 短接至 VS-后、Vo = 1.033VDC、Vi = 0.991VDC。

    这些值看起来是否有效？ 我期望增益=<1？

    如我发送的第一个图所示、在进行"电路外"测试时、输出几乎是瞬时的。 如果两个 Vs 电源轨都可用、什么会导致芯片延迟其输出？

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Dan、您好。

    输入和输出之间的差异完全处于预期范围内、因为该器件的最大 Vos 为65mV。 就延迟而言、假设器件不受电流限制并且器件已适当通电、这种行为并非正常行为、您可以在适配器板上直接测试器件时看到。 当器件连接到电路时、您能否发送输入和输出的示波器快照？

    此致、

    Ignacio