This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1436200/opa820-pulse-fall-time-is-getteing-reduced-using-8-to-1-inverting-summing-amplifier-with-opa820
工具与软件：
你好
我已经使用 OPA820建立了一个8线至1线反相加法放大器、其中 R_f = R = 1K (单位增益)。 但是、我可以看到脉冲下降时间缩短、这是我无法理解的。 有人是谁的原因? 具有大量输入的加法放大器是否常见？ 一个输入信号为模拟脉冲(阳极脉冲)、其他七个输入为0V (基线)。
谢谢
费萨尔
尊敬的 Faisal：
我想到的一个想法是、该器件的带宽受限。 通过额外的输入需要考虑的一点是、反相节点处的 Rg 电阻器在技术上是并联的、IF 来自低阻抗源。 输入越多、并联的 Rg 电阻器越多、有效 Rg 下降。 这会导致放大器的噪声增益增加、而这种增加会导致带宽总体下降。 如果移除一些 Rg 电阻器从而推导噪声增益、信号是否会变得更好？
此致、
Ignacio
您好、Ignacio
对于较少数量的输入、信号会更好。 然而、 下降时间不应该随着输入数量的增加而随噪声增益的增加而增加？ 我不明白为什么下降时间会随着噪声增益的增加而变短。
谢谢你
正确、随着噪声增益的增加、您的带宽将降低并导致上升/下降时间增加。 这是有趣的,你看到相反的。 您是否能够共享要捕获的输出信号？ 上升时间可以观察到吗？ 如果是、您能否分享与此相关的任何更改。
上升时间也会缩短。
您能否分享您看到的上升/下降时间不同的信号以及用于获取这些信号的电路配置？
我想、如果反相加法放大器输入 PCB 上的杂散电容在输入增加时产生高通滤波效应、杂散电容和反相输入电阻也会并联增加、从而增加高通效应。
好的
这可能是对为什么发生这种情况可以采取的最佳方向。 可能存在某种形式的寄生电容、导致器件扩展其带宽、这就是您可以看到更好上升时间性能的地方。 唯一的问题是、我认为整体带宽由电路的噪声增益决定、并且并联更高的电阻器时、噪声增益应增大并减小带宽。 您能否分享您看到的结果？ 它们是否有显著差异？
