This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MSPM0G3519:UART RX 电压电平干扰问题

Guru**** 2534600 points
Other Parts Discussed in Thread: MSPM0G3519, SYSCONFIG

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1523277/mspm0g3519-uart-rx-voltage-level-interfere-issue

器件型号:MSPM0G3519
主题: SysConfig 中讨论的其他器件

工具/软件:

您好专家

客户报告了问题、他们使用 MSPM0G3519 UART1/Pb7 引脚 59 与主机 SoC 通信、波特率为 500k、此引脚上存在一些干扰、 您可以 在下图中看到压降 (~0.7V)。 出现该压降时、MCU 将通过此引脚读取错误数据、但即使出现该压降 (~0.7V)、RX 引脚也应保持高电压电平、因此数据不应错误。

支持需求:您能否尝试是否可以在您这边重现问题或澄清此问题。

谢谢

Joe

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Joe、

    当然、我们可以进行测试并向您提供反馈。

    客户是否在 16 倍速下实现过采样?

    B.R.

    Sal

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Sal、过采样是 16 倍

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Joe、

    客户使用哪个 UART 模块、其用于 UART 的过采样设置是什么? 请将客户的 SysConfig 页面如下所示:

    我认为客户使用高 UART 波特率和 16 倍过采样可能会导致这种情况。 他们可以尝试选择较小的过采样值(例如 3 倍)、然后重试以进行同一测试。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Pengfei

    请参见下图:

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Pengfei

    您可以更新此主题吗?

    谢谢

    Joe

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Joe、

    我将进行测试以查看任何问题、然后更新给您。

    有一点是、VDD 电压电平是多少、即 3.3V?

    我看到您分享的波形、黄线中的 tha max 为 2.98V? 最小电压为 2.3V?

    B.R.

    Sal

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Sal

    所有答案都是“是“。

    t

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Sal

    请更新此主题。

    谢谢

    Joe

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Joe、

    很抱歉、响应迟缓、遇到其他任务。

    我将在本周内对其进行测试、并向您提供反馈。

    B.R.

    Sal

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Joe、

    在接下来的几天里我是 OOO。 还没有完成测试、我将在 下周初更新测试结果。

    一个快速的反馈是、我已经检查了数据表规格:

    由于 VCC =3.3V、因此稳健的逻辑高电平需要 0.7*3.3V=2.31V。

    现在、这里显示的电压会降至 2.3V、这是一个有风险的电压输入、并可能导致逻辑低电平。

    B.R.

    Sal

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Sal

    我认为根据数据表、如果 IO 输入从高电平变为低电平、锁存线程的保持值应该是 0.3*3.3=0.99V、但不是 2.31V。

    谢谢

    Joe

      

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Joe、

    如果电压介于 VIH_min 和 VIL max 之间、则其电压电平不确定。 此时、输入读数为 1 或 0 时、两个 tt 均 违反了数据表规格。

    B.R.

    Sal

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Sal

    这个问题可以通过 GPIO 输入滤波器解决。 这样就可以阻止输入压降问题。

    此致

    Joe