This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS570LS3137:PCB 焊接的预期故障率

Guru**** 2563960 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1123811/tms570ls3137-expected-failure-rate-of-pcb-soldering

器件型号:TMS570LS3137

您好!

您发布的可配置 FMEDA 的摘要表中包括了封装的特定总(原始)时基故障率、但与裸片相关的永久和瞬态故障率除外。 (封装永久时基故障率取决于是否当然设置了 TI PBGA 或 TI QFP。)

此故障率是否包括连接(焊接)到通用多层 FR4电路板? 如果不是、那么您能建议估算 BGA 和 QFP 焊接的预期故障率吗?

谢谢、

Tamas

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tamas、

    TI 使用 IEC/TR 62380模型来估算 Hercules 系列上使用的 BGA 封装的封装时基故障率。  IEC/TR 62380封装模型主要涉及由于封装和 PCB 之间的热膨胀而导致的磨损。

    TI 芯片技术的设计与 IEC/TR 62380中规定的磨损失效机制有很大的裕度;大多数应用在产品寿命内不会达到磨损极限。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    感谢您的回答。 您编写了"封装和 PCB 之间"一文。 为清楚起见,您的意思是此 FIT 率图描述了 PCB 连接(焊接和焊盘)的特性(基本假设 PCB 是常用的多层 FR4 (BGA 下有一些 GND 层)),您是否?

    谢谢、

    Tamas

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tamas、

    IEC/TR 62380 IC 故障率可建模为与芯片、封装和电气过载(EOS)相关的故障率之和:

    与芯片相关的故障率公式包括 IC 类型和 IC 技术、晶体管数量、热任务曲线、结温以及工作寿命和非工作寿命等术语。

    2.与封装相关的故障率公式包括由热膨胀、热循环、热任务曲线、封装类型和封装材料引起的机械应力的术语。

    EOS 故障率公式包括具有外部接口和电气环境的特定系统的术语。

    IEC/TR 62380说明 了焊点、但我不知道详细信息。  有关故障率计算的更多信息、请参阅 IEC/TR 62380标准。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    感谢您的回答。 如果我理解正确、您提供的故障率涵盖了潜在的片上 、粘接和 BGA 基板相关故障(即封装中的问题)、但未解决 BGA 基板- PCB 连接(焊球、焊接)问题。

    1.您能否建议一种估算 基板故障率的方法- PCB 连接 (焊球、焊接)?

    2.一个更棘手的问题:在大多数有关 BGA 可靠性的报告中、热循环导致的问题是基板和焊球之间的破裂(而焊球和 PCB 之间的破裂)。 焊球本身实际上属于 BGA 封装、因此 BGA 基板和焊球之间的这种裂纹也属于一定程度的封装可靠性。 封装拟合估算如何处理焊球和 BGA 基板之间的潜在裂缝?

    此致、

    Tamas

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、 Tamas、

    我没有对您的问题1的答案。

    对于问题2、焊球、基板及其接口被视为永久性故障、并受 MCY 封装故障率的影响。  

    请给我发送您的电子邮件、以便我将您的问题转发给其他专家。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我的电子邮件是 tfenyvesi@sensata.com

    期待在这两个主题上获得任何答案、

    此致、

    Tamas

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢

    [~引语 userid="514468" URL"/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1123811/tms570ls3137-Expected-failure-rate of -PCC-ters/4170324#4170324"]1. 您能否建议一种估算 基板故障率的方法- PCB 连接 (焊球、焊接)?[/引述]

    在 FMEDA 中、引脚电平定制页面包含所有引脚的诊断覆盖范围。 诊断包括信息冗余技术、I/O 回路、或者由其它模块监控、例如、PWM 信号可由 eCAP 或 N2HET 等监控。如果焊球与 PCB 失去接触、诊断将失败。 另一个示例是 、DCAN RX (接收)引脚上的故障可通过诊断来检测、例如"CAN14 - CAN Protocol CRC in Message (报文中的 CAN 协议 CRC)"。   通过应用程序的诊断、可以检测到基板 PCB 连接故障。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我知道、安全机制的作用是缓解包括焊接和其他硬件问题在内的故障。 按照 ISO 26262和一些其他 FuSa 标准、安全机制可能具有低(60%)至高(99%)的诊断覆盖范围。

    赫丘利斯处理器被通告为262/ASIL D 和61508/ SIL 3级。 ASIL D 仅为整个设备提供10 FIT 预算。 如果与封装相关的总故障率已经为 xx FIT、并且甚至未包括焊球- PCB 焊接(即它是额外的 xx FIT)、那么即使考虑到具有高诊断覆盖率的安全机制、总故障率也已经很高。

    可以说、与安全相关的时基故障率低于总时基故障率、因为并非所有端口/焊球都与安全相关。 裸片相关和 EOS 故障也是如此、但遗憾的是、我不会应用于焊接中的裂缝。 如果焊接断裂、则相邻焊接上的机械应力增加、这可能导致裂纹扩散。 在这方面、即使具有电气非安全功能的焊球在机械术语中也与安全相关。 从 FuSa 的角度来看、焊接裂缝看起来 是相关故障(即 ISO 26262术语中的级联故障)。

    因此 、我的问题侧重于 PCB 附件的机械方面、而不是 SW 权变措施。 ASIL D/SIL 3要求非常苛刻:我希望确保焊接的可靠性仍然允许达到特定的 ASIL-SIL 等级。 这对于 BGA 而言更为关键、对于鸥翼 QFP 而言似乎很好。

    此致、

    Tamas  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tamas、

    让我与我们的安全专家核实一下、我们的故障率计算中包含焊球 PCB 焊接。