This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TM4C1294NCPDT:提供 fVCO (PLL)的系统分频系数

Guru**** 2538955 points
Other Parts Discussed in Thread: TM4C1294NCPDT

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1135102/tm4c1294ncpdt-system-divisor-factors-for-fvco-pll-available

器件型号:TM4C1294NCPDT

您好!

我正在从事一个项目、我们需要捕捉脉冲信号的上升沿。 该信号具有~5至10ns 的脉冲宽度、不是周期性的(随机生成)。

我们正在考虑使用集成在 TM4C1294NCPDT MCU 中的模拟比较器来检测这些脉冲并尝试对其进行计数。 由于模拟比较器已记录其输出、因此我们知道、使用120MHz 时钟时、我们无法捕捉信号。

但是、我们是否可以将系统时钟设置为 PLL 的最大频率?
换句话说、我们是否可以将 PLL 的系统分频因子设置为1以将其480MHz 时钟作为 SYSCLK? 因此、模拟比较器寄存器可以在这个高频率下工作、并且可以捕获脉冲。 有可能吗?

非常感谢您的参与

此致

Enric Puigvert  

IFAE 软件和控制部

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    [引用 userid="523878" URL"~/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1135102/tm4c1294ncpdt-system-divisor-factors-for-fvco-pll-available 命令]但是、我们是否可以将系统时钟设置为 PLL 的最大频率?
    换句话说、我们是否可以将 PLL 的系统分频因子设置为1以将其480MHz 时钟作为 SYSCLK? 因此、模拟比较器寄存器可以在这个高频率下工作、并且可以捕获脉冲。 这是可行的吗?[/引述]

    不、您不能。 必须对 VCO 输出进行分频、以产生120MHz 时允许的最大系统时钟频率。 如果系统时钟配置为高于120MHz、则超出规格。 器件很可能无法正常工作、无法保证其运行。