This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TM4C129XNCZAD:EPI 接口问题

Guru**** 657980 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1014553/tm4c129xnczad-epi-interface-question

器件型号:TM4C129XNCZAD

你(们)好。  

将 SRAM 芯片连接到 EPI 管脚、只需确认我是否正确理解了管脚分配 (芯片手册)(ADDR 11管脚、数据15位、WR、RD 和 CS)。  

EPI0S0:15可在 D0-D15之前执行

EPI0S16:27可以在 A0-A11之前

EPI0S28 RD

EPI0S29 WR

取决于使用的 CS 和 CONFIG

EPI0S27可以是 CS0或 CS1

EPI0S33可以是 CS3

EPI0S34可以是 CS2

上述引脚分配是否正确?

此外、此接口和示例代码是否也是特定的应用报告?

提前感谢!

Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Rob、您好!

    [引用 userid="49816" URL"~/support/microcontrollers/other-microcontrollers-group/other/f/other-microcontrollers-forum/1014553/tm4c129xnczad-epi-interface-question "]上述引脚分配是否正确?[/quot]

    这在很大程度上取决于您要使用的模式和 SRAM 的需求。 如果我将其与没有地址 MUX 的主机总线16信号进行比较、那么这是正确的。  

    EPI0S30也可用作该特定模式的 ALE/CS0。

    资源明智我们拥有此 TI 设计: https://www.ti.com/tool/TIDM-TM4C129SDRAMNVM

     我们还在 TivaWare_C_Series-2.2.0.295\examples\peripheral\EPI 下的 TivaWare 中提供了一个简单的 SDRAM.c 示例  

    此致、

    Ralph Jacobi

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您提供反馈信息。 是的、没有地址多路复用器仅完成基本的 EPI