[参考译文] TMS570LC4357：SPI 传统模式、无 CS、仅 CLK、数据从机速度限制为在75MHz VCLK 上有效通信速率达11Mbps。

尊敬的 Rene：

1、SPI 时钟的额定速率是15mbps 还是25Mbps？

Wdelay 是两次传输之间的延迟： (WDELAY+2)×VCLK

3.您的设置中有什么 C2TDELAY 和 T2CDELAY？ CS 低电平到 SPI 时钟边沿之间的延迟为(C2TDELAY+2)×VCLK、和(T2CDELAY+1)×VCLK

请增加  C2TDELAY

1) 1)任一速度均受我们的硬件支持。  让我们根据25Mbps 比特率计算任何设置。

2)是(WDEL)

3)其默认值。 我 没有使用 C2TDELAY/T2CDELAY、因为 CS 相关且我没有使用任何 CS。  

我是否仍然应该配置 C2TDELAY？

在主模式下、NCS 用于选择从器件。 在从模式下、NCS 用于启用/禁用传输。 如果只有一个从站、则不必使用 NCS。

如果 SPI=15MHz、发送28个16位字将需要大约41us：

(28-1)*延时+28*16个周期+28*CS 延时(3个周期)

正如我所建议的、请在您的示例中使用25MHz。

为什么在公式中使用 CS 延迟、因为没有使用任何 NCS 线路？

作为对我之前问题的回答、请为 C2TDELAY、T2CDELAY 和 WDEL 提供时序计算值。

谢谢。

C2TDELAY、T2CDELAY 被插入、即使芯片选择引脚未被使用。 您能否发布2个16位字传输的波形？

等待内部支持人员探测这些信号。  

同时、您能否解释一下为什么规格日内有8KB 的 DCAN2 RAM、并且使用 DRA 位、我只能访问4KB 的 RAM？ 无法初始化 FF1C1000及更高版本。

为了提供波形、我打算不使用 WDEL、而只使用 C2TDELAY 和 T2CDELAY。  请提供我将用于测试的 C2TDELAY 和 T2CDELAY 值、并在可能的情况下提供波形。

如果将 WDEL=0、C2TDELAY 和 T2CDELAY = 0x0A、 则基于前28个字符 DMA 的传输速度非常快、缓冲区内容和 CRC 校验均正常。

第二 个28字符 DMA 传输在 BTC 中断时未完成、我在缓冲区中缺少1个字符。  缺少第二个字符。 我当时期待的是0x5609 0x0A0B 0x0C0D.... 我正在获取 0x5609 0x0C0D 0x0E0F ...

我正在使用旁路模式并为 RX 通道提供高优先级。 我将 SPI 请求保持连接到 DMA。  我将保持 DMA 请求映射到 SPI。  我只是禁用硬件请求。  我正在通过 HWCHENAS 寄存器启动 DMA。

对于较大的 WDEL、我没有丢失任何数据、总传输时间要长得多。

我将尝试获取它的示波器快照。

是否知道为什么我会错过第二个字符？

我重新引入了 WDEL 值、它只能在 WDELAY = 38及以上时工作。

即禁用或启用 C2T 和 T2C 延迟。

因此、它可以高速工作、但仅当 WDELAY = 38时、我不会丢失第二个字符。

上图确认缺少第二个字符的传输。  因此、这说明了为什么不接收。

什么会导致此字符丢失？  来自 SPI 的额外请求脉冲因 DMA 未就绪而丢失、来自 SPI 的请求丢失？

在这种交换之后、SPI2在中断模式下发送一个字符并由 SPI3接收。

然后、DMA 用于使用链路在每个电路板上同时发送和接收相同的数据。

无 FIFO、使用 BYPASS、并且在接收时优先给 SPI3。  SPI2 TX 位于 DMA 通道3上、SPI3 RX 位于 DMA 通道2上。

TMS570LC43x 上的 SPI 可在高达25MHz 的频率下运行。   为了使 SPI 或 MibSPI 从器件有足够的时间将接收 到的数据从移位寄存器复制到 SPIBUF 或 MibSPI RAM、需要使用各个帧之间的延迟时间(WDELAY)、反之亦然、 并为 DMA 提供时间、以便将 数据从 SPIBUF 或 MibSPI RAM 复制到 SRAM。 如果时序过于激进、则 会导致数据丢失。

同意、但我不会丢失第一次传输的数据。  TMS 正在执行它的任务。  它是第二个基于 DMA 的传输、仅遗漏了第二个字符的发送。   这是因为在 DMA 管道中发送了一个额外的 DMA 请求。  第一个是额外的。  第二个是来自 SPI 的良好信号、写入0x0A0B、如果没有较大的 WDEL 延迟、它将被来自 SPI 的第三个信号覆盖、以通过0x0A0B 写入0x0B0C 结束。  因此、我可能必须清除一个额外的 DMA 请求。  为什么 DMAREVID 显示为：0x4A0D3802、而不是0x4A0D0003、如规范第726页所示？

在 BTC 上首次 DMA xmit 后、挂起(第725页)被认为被清除。  不是。 然而、我确实获得了 BTC 中断、数据被发送(在另一端被确认接收)、并且 读取 BTCAOFFSET 寄存器会清除挂起的中断。  为什么 PEND 位仍然置位？