请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TM4C1294KCPDT 你好
我已经完成了一个小型以太网选项模块、其中我们使用 TM4C1294KCPDT 作为 UART 转以太网网关。
遗憾的是、我们正在努力应对辐射发射问题。 在本例中为625MHz
它似乎是125MHz 的谐波、其中第5个谐波(625MHz)具有很强的主导地位、且电平过高
也许 TI 在解决此排放问题方面有一些经验？
你好
我已经完成了一个小型以太网选项模块、其中我们使用 TM4C1294KCPDT 作为 UART 转以太网网关。
遗憾的是、我们正在努力应对辐射发射问题。 在本例中为625MHz
它似乎是125MHz 的谐波、其中第5个谐波(625MHz)具有很强的主导地位、且电平过高
也许 TI 在解决此排放问题方面有一些经验？
您好、Kenka、
我不是 EMC/EMI 专家。 只需阅读导致高发射的原理图、就无法精确定位特定区域。 话虽如此，我有一些意见和问题。
-除了高辐射发射之外、电路板是否在功能模式下工作？
-您在进行辐射测试时是否运行以太网转 UART 固件？
- 使用的 PCB 层数是多少？ 通常，不应将2层板用于以太网设计。 请参阅 https://www.ti.com/lit/pdf/spma056上的 TM4C129SYSTEM 设计指南。 我建议您浏览该指南并在整个文档中搜索 EMC。
-您的电路板是否具有良好的接地平面？
- VDD 的去耦电容在哪里？ 必须在尽可能靠近 MCU 的位置放置一个大容量电容器。 我看到您的设计中有一个10uF 大容量。 我希望0.1uF 去耦电容器也放置在 VDD 引脚附近。 电源噪声抑制对于良好的 EMC 非常重要。
-查看原理图上的 VDDC、我只看到两个 VDDC 引脚共享3.3uF。 请参阅以下指南中的建议和图中的脚注。
' CLDO 电容是 VDDC 引脚上电容值的总和。 建议的 VDDC
考虑到容差、电容器解决方案由两个或更多容差为10%的陶瓷芯片组成
总电容为3.3μF μ F 至3.4μF μ F (例如、3.3μF μ F 和0.1μF μ F 电容器各一个或各一个
2.2μF、1.0μF 和0.1μF)。"
-看起来您使用具有内置磁性的 RJ45。 这是正确的理解吗？ 磁性元件应防止故障和瞬变、包括抑制收发器 IC 和电缆之间的共模信号。 这些信号可能是由电磁干扰(EMI)引起的、这是由电缆拾取的噪声或轻微的阻抗不匹配引起的。 具有内置磁性元件的 RJ45的声誉良好的供应商也很重要。
您好、Kenka、
我不是 EMC/EMI 专家。 只需阅读导致高发射的原理图、就无法精确定位特定区域。 话虽如此，我有一些意见和问题。
-除了高辐射发射之外、电路板是否在功能模式下工作？
-您在进行辐射测试时是否运行以太网转 UART 固件？
- 使用的 PCB 层数是多少？ 通常，不应将2层板用于以太网设计。 请参阅 https://www.ti.com/lit/pdf/spma056上的 TM4C129SYSTEM 设计指南。 我建议您浏览该指南并在整个文档中搜索 EMC。
-您的电路板是否具有良好的接地平面？
- VDD 的去耦电容在哪里？ 必须在尽可能靠近 MCU 的位置放置一个大容量电容器。 我看到您的设计中有一个10uF 大容量。 我希望0.1uF 去耦电容器也放置在 VDD 引脚附近。 电源噪声抑制对于良好的 EMC 非常重要。
-查看原理图上的 VDDC、我只看到两个 VDDC 引脚共享3.3uF。 请参阅以下指南中的建议和图中的脚注。
' CLDO 电容是 VDDC 引脚上电容值的总和。 建议的 VDDC
考虑到容差、电容器解决方案由两个或更多容差为10%的陶瓷芯片组成
总电容为3.3μF μ F 至3.4μF μ F (例如、3.3μF μ F 和0.1μF μ F 电容器各一个或各一个
2.2μF、1.0μF 和0.1μF)。"
-看起来您使用具有内置磁性的 RJ45。 这是正确的理解吗？ 磁性元件应防止故障和瞬变、包括抑制收发器 IC 和电缆之间的共模信号。 这些信号可能是由电磁干扰(EMI)引起的、这是由电缆拾取的噪声或轻微的阻抗不匹配引起的。 具有内置磁性元件的 RJ45的声誉良好的供应商也很重要。
