请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS570LC4357 团队、
在接下来的帖子中、听起来 CPU 和 DMA 可以同时访问 SRAM、而不会造成任何周期损失。 只要两次访问都对不同的64位存储器地址：
https://e2e.ti.com/support/microcontrollers/hercules/f/312/p/919525/3397342#3397342
这种理解是否正确？ 在 TRM 中、这种情况记录在哪里？ 我的客户正在进行安全认证、他们需要计算最坏情况下的执行时间。 他们需要在我们的文档中正式记录这一点。
谢谢、此致、
Robert
