大家好、
我收到了有关 I2C 主设备读取锁存时序的询问。 关于 SSI,客户得到了 E2E 的如下注释:“通常情况下,SSI 模块将使用其内部时钟(系统时钟)对 RX 引脚进行采样。” ( https://e2e.ti.com/support/microcontrollers/other/f/908/t/888076)
关于 I2C 主设备读取、客户希望澄清 I2C 主设备读取的实际锁存时序。 我们能否就此项查询提供建议/意见?
此致、
宫崎
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
我收到了有关 I2C 主设备读取锁存时序的询问。 关于 SSI,客户得到了 E2E 的如下注释:“通常情况下,SSI 模块将使用其内部时钟(系统时钟)对 RX 引脚进行采样。” ( https://e2e.ti.com/support/microcontrollers/other/f/908/t/888076)
关于 I2C 主设备读取、客户希望澄清 I2C 主设备读取的实际锁存时序。 我们能否就此项查询提供建议/意见?
此致、
宫崎
您好 Ralph ,
通常、根据 I2C 规范、我认为 I2C 主设备通过 SCL 的边缘锁存数据(SDA)预计会出现启动/停止条件。 在这种情况 下、如果 SCL 上有任何回进信号(电压阶跃)、则主器件可能无法正确锁存读取的数据。 通常、在更换上拉电阻器期间、客户需要解决此问题。 但是、客户想知道在这种情况下 TM4C 是否能够正确锁存数据。 这意味着,如果 TM4C (I2C 主器件)通过其他方式锁存数据,客户会考虑到,即使 SCL 的边沿在 SCL 上具有回电信号(电压阶跃),也不会有任何问题。 对此可能会有一些意见,但是,我们能否就此问题提供意见/意见?
此致、Miyazaki
您好、Miyazaki-San、
关于 SCL 上的反射问题、如果由于这些信号而导致 VIL 或 VIH 阈值错误穿越、则可能会导致问题。 对于 I2C、数据设置稍有不同、因为它与时钟周期非常相关。 这些要求中的每一项都通过 I2C 特性表(26-48)进行了概述、因此我要说、他们需要评估:
1) 1)反射跨越任何 VIH 或 VIL 阈值
2) 2)如果在数据已设置且有效等待良好时钟边沿时可能发生这些交叉。
我还要提到 、图26-33介绍了 I2C 的时序。 I2C 时序、因此如果他们担心任何特定的时序、那么也许如果他们能够突出显示这一点并解释他们在那一刻看到的情况、我可以提供进一步的评论。