[参考译文] GPTM0 CCP PL4到 PL5负载

尊敬的 Bob：

除了电机之外、所有电机甚至都不会在上面的环绕测试下运行、PL4电流路径加载 PL5的4mA PWM 驱动。

当配置 PWM CCP 模式并且在同一 GPTM 半宽定时器上进行边沿计数时、任何 MCU 上似乎不应发生加载。  奇怪的 CCS 调试显示焊盘设置为高于2mA、只是添加了4mA 位设置、并添加了8mA、其中针对 PWM0发生器引脚设置了 SR 控制寄存器。 当仅定义了具有较快压摆率的8mA 时、任何人都可能认为4+8=12mA。  GPIOPadConfigSet()应该在更改之前先编辑任何先前的当前设置，但看起来它不会这样做。 否则 、起初似乎是无害的、但每个 GPIO 引脚的多个电流设置可能是多路复用器逻辑中的 BOO 吗？

Tivaware GPIOPinTypeXXX()调用 GPIOPadConfigSet()，强制设置预设的 mA 设置，并再次调用 GPIOPadConfigSet()以更改先前的值，原始 MUX 设置保持不变。

 通常、设计人员不 需要默认的 GPIOPadConfigSet() 2mA 引脚类型设置、尤其是 在稍后在 特定 GPIO 引脚上调用压摆率寄存器时。 数据表文本中的状态 I/O 压摆率也会随着引脚设置为具有更高的毫安 驱动强度而增加。  

// 20Khz PWM 占空比 PL4：TM0CCP0
MAP_GPIOPinTypeTimer (GPIO_PORTL_AHB_BASE、GPIO_PIN_4)；
MAP_GPIOPadConfigSet (GPIO_PORTL_AHB_BASE、GPIO_PIN_4、
GPIO_Strength _4mA、GPIO_PIN_TYPE_STD)；
MAP_GPIOPinConfigure (GPIO_PL4_T0CCP0)；

// Taco 输入 PL5：TM0CCP1
MAP_GPIOPinTypeTimer (GPIO_PORTL_AHB_BASE、GPIO_PIN_5)；
MAP_GPIOPadConfigSet (GPIO_PORTL_AHB_BASE、GPIO_PIN_5、
GPIO_Strength _4mA、GPIO_PIN_TYPE_STD_WPU)；
MAP_GPIOPinConfigure (GPIO_PL5_T0CCP1)； 

GPIO 电流控制寄存器有几个方面根据下面的最后一句而有所不同。 PL5负载由22nf 去耦电容和100 Ω 串联 PL4引起、PWM 信号在最小占空比中滚降。 从100欧姆开始应该有大约400mV 的压降、这会将2.9V 的高 PWM 信号限制为29mA。 即使在调试寄存器视图中将 PAD 设置为4mA 且2mA 位清零、PL4上似乎没有提供4mA 电流。 22nf/25V 陶瓷电容器超出容差、但未短接。 删除22n 是仅在 PL4 PWM 信号被输入到 PL5边沿计数计时器时才可消除过度滚降的方法。  
 
10.3.5.1扩展驱动器启用
GPIO 外设配置(GPIOPC)寄存器控制的扩展驱动模式
GPIO。 当 GPIO 外设属性(GPIOPP)寄存器中的 EDE 位和 EMDn 位被置位时
GPIOPC 寄存器中 GPIO 管脚的位域非零、GPIODRnR 寄存器不会驱动它们
默认值、但输出具有附加效果的增量驱动强度。 这种情况
可实现更大的驱动强度。 当 EDE 位置位且 EMDn 位域非零时、
2 mA 驱动器始终启用。 在 GPIODR4R 寄存器中为具有的引脚启用的任何位
非零 EMDn 值、增加额外的2mA。 GPIODR8R 中置位的任何位都会增加额外的4mA
驱动器。 GPIODR12R 寄存器仅在 EMDn 值为0x3时有效。 该编码的设置
GPIODR12R 寄存器中的位将4mA 驱动添加到现有的8mA 驱动中、用于12mA 驱动
强度。 要获得10mA 的驱动强度、应使用引脚的 GPIODR12R 和 GPIODR8R 寄存器
启用；这将导致在已启用的中添加两个4mA 电流驱动器
2mA 驱动器。 下表显示了驱动器功能选项。 如果 EMDn 为0x00、则 GPIODR2R
GPIODR4R 和 GPIODR8R 功能、如它们的默认寄存器描述中所述

寄存器12：GPIO 4-mA 驱动选择寄存器(GPIODR4R)、偏移量0x504
GPIODR4R 是4-mA 驱动控制寄存器。 端口中的每个 GPIO 信号都可以
单独配置、而不影响其他焊盘。 当为 GPIO 信号设置 DRV4位时、
GPIODR2R 寄存器中的 DRV2位和 GPIODR8R 寄存器中的 DRV8位是相应的
由硬件自动清零。

只有当 GPIOPC 寄存器中的端口的 EMDn 位不为零时才被硬件清零！！

否则、将 PWM 占空比设置为50%也 会减少 PL5 20kHz 信号 到 PL4输入的负载  、即使电路中剩余22nf。

[引用用户="BP101]100欧姆应该有大约400mV 的压降、这会将2.9V 的高 PWM 信号限制为29mA。 PL4上似乎没有提供4mA 电流、即使焊盘设置为4mA [/报价]

BP101、

我不理解这种说法。 如果您尝试驱动与22nF 电容器串联的100欧姆电阻器、则初始电流为3.3V/100欧姆或33mA。 这种方式超过4mA 最小驱动电流。 您应该会看到电压曲线随着22nF 电容器充电而增加。 也许简单的电路图会帮助我了解您想说的内容。 您提供的示波器图片没有电压或时间刻度、因此没有帮助。

[引用 user="Bob Crosby">我不理解这一说法。 如果您尝试驱动一个与22nF 电容器串联的100欧姆电阻器、则初始电流为3.3V/100欧姆或33mA[/报价]

我始终使用 I=E/R 来将引脚电流限制  在不超过 电阻 器欧姆值的范围 内、使用欧姆定律可设置最大电流、而不是最小电流。 奇怪的是、进入 PL5 输入的外部集电极开路驱动没有22n 电容器问题、但 从  PL4驱动 PL5设置为4mA 失败。 这似乎证明 了设置 为4mA 驱动强度的 PL4不会产生4mA 电流。  同样、PL5 被限制在  GPIO 引脚 输出高电平的29mA (100Ohm)、而不是3V3直流电源。    在4mA 驱动强度和2.9V 逻辑高电平下、100 Ω 上的最大压降 为400mV。  然而、第3个示波器捕获显示接近1.2V 的压降、因此 证明 即使 在20Khz 过度滚降的情况下、PL4也不会输出4mA。   

进入 PL4的外部集电极开路驱动(5mA)现在与5.6K 串联、并 通过 相同的22n 到接地来触发边沿计数。 还 将 PL4 100 Ω 替换为5.6K 至10K 阻抗(PWM) 、以控制外部噪声从进入 GPIO 引脚。 集电极开路 PL4上的奇怪测试铁氧体会在两个 MCU 轨之上/之下产生电压尖峰。 由于铁氧体(140m Ω/1Kz@10MHz)应该减少信号振铃、而不是这种情况、这是不正确的。  

功能：频率发生器 和 PWM：

/cfs-file/__key/communityserver-discussions-components-files/908/Fans-Orian-24v-circuit_5F00_diagrams.pdf    

这个对 ME 的测试表明 CCP 管脚设计在某些占空比和/或频率下不能产生我们的 GPIO 设定驱动强度(4mA)。 占空比从1%变为50%@20Khz、上次示波器捕获证明了 CCP 引脚的驱动强度勘误表。

第二部分证明 PL5 PWM 1%占空比4mA 驱动强度(100Ω Ω 或5.6K)进入10k 外部阻抗不会加载 PL5、例如第2次捕获第1个帖子。

[引用 USER="BP101]ME 的测试表明 CCP 管脚设计无法在特定的占空比和/或频率下产生我们的 GPIO 设置驱动强度(4mA)。 [/报价]

我不赞同。 我想您没有考虑22nF 电容器充电所需的电流以及电压上升所需的时间。 我已申请您连接到 PL4和 PL5的图或原理图、以便为您提供帮助。

[引用 user="Bob Crosby"]已请求有关您连接到 PL4和 PL5的图或原理图的帮助，以便我可以为您提供帮助。

尊敬的 Bob：

我看不出简单  回路测试 PL4与 PL5之间的原理图是否相关、该 PL4与   引脚附近的100欧姆串联电阻器22n 连接到接地去耦 PL4。  随附的 PDF 是简单的预期配置 PL4 PWM 驱动 器和 PL5通过   单个32位 GPTM 配置的 WPU 和集电极开路边沿计数 、揭示了封装测试中的问题。 将测试板载 24V 直流降压 稳压 器(风扇电源)、 经过测试 的双路24V 直流电源无法为边沿计数器提供更好的噪声隔离。  最后的沟渠清理工作 将24V 降压降至 12V 直流、并 使用  类似的 PWM 转速计驱动器测试新的更小的40mm 风扇。

[引用 user="Bob Crosby"]我认为您没有考虑为22nF 电容器充电所需的电流[/引用]

此时我的观点是、PL4配置的4mA 驱动强度无法精确 驱动1%的占空比、因此 PL4 根本不会产生 4mA、更像 2mA、尽管调试指示4mA。  同样、上述最后一次捕捉证明 了存在 CCP 驱动强度 1%占空比限制、并且偏离 了@ 50%占空比。 PDF 点为 PL5、可  通过100欧姆或5.6k 轻松驱动 ORION 风扇 PWM 输入(10K 阻抗) 1%占空比、无需负载。 这种情况发生在518µA Ω(5.6K)并且不需要4mA 驱动强度、因此、除非  他们进行了绕线测试、否则谁会更明智？ 除了未设置完整的4mA 驱动强度之外、没有任何其他合理的理由。  PL4/PL5之间的100 Ω 电阻可将拉 电流或灌电流限制 在 高达29mA (I=E/R)、从而实现4mA 负载 、甚至@1%的占空比。 此外、如果  在调试寄存器视图中指示4mA 时可能已将2mA 设置为焊盘强度、PL4如何加载 PL5？

另 一件奇怪的事情是、LaunchPad LED 的配置为2mA、4mA、8mA 、保持 了完全相同的强度、"  人眼的绿光照"。 将 GPIOPinTypeEthernet LED (8mA) 驱动强度降低为 2mA (默认焊盘电流)和/或硬件在   设置4mA 时自动清零2mA 位。  GPIOPadConfigSet()和其他配置的 LED 一样，2mA 或4mA 通过 330R 串联接地具有相同的(灌电流)强度级别。  如果将电流调节至4mA 、降至 2mA 、则 LED 强度应存在一些明显的变化。  

无论如何 、CCP 计数/时间输入不是很友好！

[引用 user="Bob Crosby") 20kHz 信号的1%占空比脉冲为500ns。 4mA * 500ns/22nF = 0.09V [/报价]

然而、Orion PDF 显示 集电极开路频率输出的最大电流为5mA、而 PL4 WPU 和 边沿计数 CCP1   在1%占空比下不受22n 的影响。 在 这种情况下、我发现1%的占空比数学不能令人信服、并且即使   在设置了4mA 时、也会产生更低的2mA 焊盘强度。 风扇 频率输出无法为 PL4提供90mA 的驱动强度、22n 不是问题@1%占空比、仅为 PL5。   

奇怪 的输入阻抗@2mA (PL5驱动强度)增加 至1.45K、而 PL4类似地、推挽输入压摆率 阻抗遵循、在2.9V 高电平时、R=E/I。 其中2.9V/1450R=2mA、 2.9V/725R=4mA、2.9V/363R=8mA 引脚驱动压摆率阻抗。

如何 解释 EVM LED (DC)不会改变强度 GPIO 焊盘设置2mA 或 8mA 灌电流 LED 通过330 Ω 接地？  特别注意   的是定制 PCB 上的橙色红色 LED。  对于      所有大于2mA 的驱动强度、GPIO 复用焊盘似乎没有改变引脚驱动强度>2mA 或者错误地耦合到 SL 寄存器？