• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 194 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TM4C1290NCZAD：I2C 主设备读访问

admin
Guru**** 2511985 points
Other Parts Discussed in Thread: TM4C1290NCZAD

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/849370/tm4c1290nczad-i2c-master-read-access

器件型号：TM4C1290NCZAD

大家好、团队、

 

我们的客户正在使用 TM4C1290NCZAD 开发他们的系统。 TM4C1290被配置为 I2C 主设备(系统时钟：120MHz)。 最近，客户发现 TM4C1290在读取访问期间在 SCL 线路上驱动的反射信号。我附加了客户的评估结果(e2e.ti.com/.../TM4C1290NCZAD_5F00_SCL.pptx)。

您是否会认为此 SCL 下降信号对 TM4C1290有任何问题？

此外、客户希望了解 TM4C1290如何在主器件读取期间锁存读取数据。 对于 TM4C1290器件、读取数据是否由电压高电平锁存？ 还是 SCL 上升时钟边沿？ 请您澄清一下吗？

此致、

宫崎

  • 0
    TI__Guru**** 2511985 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    SCL 上的反射对于充当主器件的 TM4C 而言不是一个问题、但从器件可能会将其视为额外的时钟信号、并在读取或写入时导致额外的数据移位。 这取决于 I2C 从器件的迟滞或滤波能力。 使用传输线路布局时、如果最终没有带交流端接的残桩、则会有所帮助。

    I 2C 接口被设计成缩放实际数据转换时间、将其移动到 I2CSCL 低电平周期的中间。 实际位置受 TPR 中编程的值影响。

  • 0
    TI__Guru**** 2511985 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    [引用用户="Takayuki Miyazaki"]...TM4C1290在读取访问期间在 SCL 线路上驱动的反射信号。[/引用]

    当"也写入从器件？"时、是否存在相同的"反射信号"？   (这是非常可疑的)

    沿着供应商(传输线)的方向- SCL 的 PCB 走线应尽可能短且直接-也可以  加宽 ...

  • 0
    TI__Guru**** 2511985 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Bob：

    感谢您对此进行的澄清。

    此致、Miyazaki