[参考译文] TM4C1292NCPDT：QSSI Freescale 模式、增强模式时序

您好！

重新提出问题：

数据表的第17.3.4节规定、为了增强运行模式、SSInFss 信号可被编程为在每帧开始时置为低电平。  这提出了几个问题：

第17.3.3节中的"高级 SSI 模式" 与  第13.3.4节中的"增强模式"是否相同？

如果是、那么它与具有8位帧的传统模式有何不同？  具体而言、寄存器 SSICR1的 FSSHLDFRM 位似乎不要求将 MODE 位域设置为传统模式以外的模式、以便 SSInFss 每帧脉冲一次。  一般来说、传统8位模式与8位数据包大小的高级 SSI 模式有何不同？ 第17.3.7.3节‘“SPO = 0和 SPH = 0时的飞思卡尔 SPI 帧格式”。 对于此帧格式、传统模式与高级模式有何区别？

在数据表第17.3.7.3节" 飞思卡尔 SPI 格式的时序"中、第一个17-5位时钟 SSInClk 在帧之间保持低电平超过半个时钟周期。  但是、似乎没有任何规格给出其确切的时序、也没有说明它与 SSinFss 的关系。 图下的案文描述了时间安排，但仍有含糊不清之处。  什么规格描述了 SPO = 0和 SPH = 0时 Freescale SPI 格式的 SSInClk 时序和 SSInFss 时序？

"高级 SSI 模式"与"增强模式"不同。 高级 SSI 模式是"传统模式"的子集、但它允许切换到"BI"或"Quad"模式。 传统模式不允许您"即时切换"。

对于您的下一个问题、我明天需要进行一些测量。 (我今天不在现场。) 要清楚一点、您的问题是、假设 TX FIFO 不为空、一帧的最后一个时钟和下一帧的第一个时钟之间的延迟是多少？飞思卡尔 SPI 格式的 SSInFSS 时序(连续传输)为 SPO = 0和 SPH = 0。 我是否理解正确？

是的、您正确理解了我的问题、并准确地重述了我的问题。  但我的目标是获得 Freescale SPI 格式、连续传输、SPO = 0、SPH = 0的准确帧周期时序。  这种表述问题的方式与原来的说法略有不同，但两者得出的结果相同。

 根据可用信息、TMC4C1292用户手册第17.3.7.3节的图17-5并未完全指定串行总线时序。  该图包含指示串行时钟周期的垂直线、但该图显示了 SSInFss 为高电平时的较长时钟周期、以及在紧接着的上一个周期中的较短时钟周期。  

观察连续传输期间的整个帧、从 SSInFss 的一个基准转换(例如下降沿)到下一个基准转换、SSInClk 周期的时间是多少？

简单地说一下我的应用、它将使用一个 SPI 通道来读取和控制 ADC、使用 SSInFss 的一个边沿作为采样和转换命令信号。  因此、准确了解周期时序至关重要。

谢谢、

多利奇

您好！

一些其他猜测和问题。

附图显示 了图17-5的三种合理时序变化。  

第二种变化最像中的图、sInFss 保持半个时钟周期长、间隔为 1.5个时钟周期。  但这种实现方式需要 SPI 主器件相对于 每帧的底层时钟反转 SSInClk 的相位。

第一个变化在帧 n 的 LSB 和帧 n+1的 MSB 之间有一个1时钟周期。  与图17-5和描述传输第一个字的文本相反、这将在 SSInFss 的下降边沿和下一个时钟的上升边沿之间只留下半个时钟周期。  SSInRx 不能比 SSInTx 更早驱动、这与图中的情况相反。  但这种变化不需要时钟相位反转。

第三种变体也不需要时钟相位反转、如果帧 n 的 LSB 和帧 n+1的 MSB 之间有两个时钟周期、则保留了图中时序的大多数特性。  但是、这需要比图中显示的时间更多的帧间间隔时间。

根据图17-4、帧之间的 SSInRx Q (未知)电平吗？

是 SSInTx 逻辑低电平、如图17-4和17-5所示。

e2e.ti.com/.../TMC4C1292NCPDT_5F00_Figure-17_5F00_5_5F00_variations.pdf

Bob、您好！

您是否有关于飞思卡尔格式连续帧时序问题的任何信息？

谢谢、

多利奇

Bob、您好！

您是否有机会测量 SSInFSS 时序？