您好、香榭丽舍
根据数据表表24-35、有 Tsft 时序、这意味着 I2CSCL/I2CSDA 下降时间。 最大值为10ns。 请告诉我此规范是否适用于主模式? 如果 TM4C123GH6ZRB 是从器件,则时钟应由主器件确定。 主时钟是否也应遵循10ns 规格? 谢谢!
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好、香榭丽舍
根据数据表表24-35、有 Tsft 时序、这意味着 I2CSCL/I2CSDA 下降时间。 最大值为10ns。 请告诉我此规范是否适用于主模式? 如果 TM4C123GH6ZRB 是从器件,则时钟应由主器件确定。 主时钟是否也应遵循10ns 规格? 谢谢!
飞利浦的"香槟"(谁设计了 I2C 规范)是否可以证明是此类问题的更好的解决方案?
您似乎在询问"Tsft"要求-在 I2C 主设备(可能不是另一个 TM4C)上强制要求-该规范应该在 Phillips 定义 I2C 文档中有所下降...
该下降时间取决于(所需) I2C 上拉电阻器的值以及电容负载、不是吗? 由于该规格是在很久以前创建的、因此怀疑存在"摇摆室"-当上升/下降时间远远超过最近获得的值时...
[引用 user="Bob Crosby"] I2C 总线的实际时序要求取决于模式(总线速度)。 本应用手册中提供了一些更多信息:
www.ti.com/.../slva695.pdf
当公司采用另一个品牌/行业或"公认标准"(通过使用 I2C、此处)时、"控制机构"(即 Phillips)的规范就是要求合规的规范。
可以合理地考虑"I2C 主机"可能来自(该供应商的除外)、因此引用了"该供应商的 I2C 规范"(如果这正是引用的文档的真实含义)、提供了"指示"、并引入了潜在的错误和/或不确定性。 这是否会很好-它是否应该"取代"较早的建议(更广泛和更具反射性的建议)?
寻求"其他一些规范"的建议(可能不能正确反映"标准的发起人/所有者"的意图)会使用户处于(某些)危险之中... (即"您的建议"-与此处提供的(更恰当)冲突-早期)