请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:TM4C123FH6PM 美好的一天!
在我的设计中、我使用 Tiva MCU、外设通过 CAN 总线连接。 最近我意识到、我的设计会在总线上造成错误、经过一些调查后、我看到:
当系统时钟被配置为80MHz 时、实际的 CAN 模块时钟变为66.7MHz、在位定时配置之后、我得到0.5%的时钟误差、这是因为66.7MHz 不会产生准确的时间份额。
2.当系统时钟配置为66.7MHz 时、我会得到更多的错误、在这种情况下、CAN 模块时钟看起来是不稳定的。
在50MHz 时、系统时钟工作正常、但系统性能降低了40%左右。
当然、可以在80MHz 时钟下完美发挥作用、因为50ns 的时间份额对于250kbit 操作来说是最舒适的。
TivaWare 的 BTW 自动位时序配置产生的结果不完全符合 CAN 总线指南、因为建议将采样点设置为75%的位时间、但 CANBitRateSet 函数会在50%的位时间计算采样点。