[参考译文] TMS570LC4357：寄存器说明

尊敬的 LayEng：

在我最近的一个线程上、我在 HET1引脚上创建了一个边沿中断。

您能否介绍一下这对于理解如何生成边沿和 PWM 中断是否有帮助？

(+) TMS570LS1227：HET 用作 GIO 输入、以触发下降沿中断-基于 Arm 的微控制器论坛-基于 Arm 的微控制器- TI E2E 支持论坛

--

谢谢。此致、
Jagadish。

尊敬的 Jagadish

感谢您的答复。 如果您能为您的解决方案提供 HCG 文件将会有所帮助、因为它更具图形化。 我希望看到 PWM 中断。 我还想问一些定义：高级别中断指的是高优先级中断、而低级中断则是正常优先级。 如果高级别中断具有高优先级、那么为什么 vim 通道中仍然可以选择 FIQ 和 IRQ 来用于高级中断？ 高级中断是否为 FIQ？ 期待您的回复。 谢谢你。  

尊敬的 LayEng：

Unknown 说：

如果您能将 HCG 文件提供给您的解决方案，因为它是更直观的文件，将会很有帮助。

我没有从 HET IDE 生成任何用于边沿触发中断的代码。 共享项目的所有必要配置仅在 HALCoGen GUI 中执行。

Unknown 说：

高级中断是指高优先级中断，而低级中断是正常优先级。 如果高级别中断具有高优先级、那么为什么 vim 通道中仍然可以选择 FIQ 和 IRQ 来用于高级中断？ 高级中断是否为 FIQ？ 期待您的回复。

这些高优先级和低优先级配置只用于 N2HET 外设。 这意味着、这种高级别和低级别优先级配置将适用于仅在 N2HET 中可用的所有边沿和 PWM 中断。

但该 FIQ 和 IRQ 配置是在处理器级的、还可能存在其他中断以及 N2HET 中断、如 CAN、SCI 和 SPI 等。所有这些中断都可以在 FIQ 或 IRQ 中配置。

--

谢谢。此致、
Jagadish。