• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 3 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 65 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM2732-Q1：90 VIM 在锁步中

admin
Guru**** 657980 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1253707/am2732-q1-90-vim-in-lockstep

器件型号：AM2732-Q1

5.37向量中断管理器(VIM)

在锁步模式下、core1用作 core 0的冗余副本。 中断路由将通过内核0、但将内核0的输出与内核1进行比较、以提供足够的诊断覆盖。 在

如果 VIM 只与内核0相连、MCU 如何比较 core0和 core1？

  • 0
    TI__Guru**** 657980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    开始查看，将在08/01前更新我的初始评论

    此致、Shiv

  • 0
    TI__Guru**** 657980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    我发现这很有用: https://community.arm.com/arm-community-blogs/b/embedded-blog/posts/comparing-lock-step-redundant-execution-versus-split-lock-technologies

    有关您提出的问题、请参阅 TRM 中的6.1.5.7 VIM 锁步模式部分。  此处提取以快速参考：

    在锁步模式下、CPU1用作 CPU0的诊断。 在此模式下、仅使用 CPU0的中断输入。 除了 CPU0之外、这些中断输入也在内部路由到 CPU1 (通过专用于 CPU1的电平同步/边沿检测逻辑、此外通过一些延迟电路)。 然后、来自两个 VIM 中断内核的输出通过专用比较总线发送到 MSS CCMR5模块(CPU0的输出已延迟)。 为 CCMR5 模块负责比较两组输出信号、并通过生成中断( MSS_CCMR5_ERR )。

    如果您的问题得到了解答,请告诉我。

    此致、Shiv

  • 0
    TI__Guru**** 657980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    非常感谢。 它可以关闭。