[参考译文] AM2732-Q1：90 VIM 在锁步中

您好！

我发现这很有用: https://community.arm.com/arm-community-blogs/b/embedded-blog/posts/comparing-lock-step-redundant-execution-versus-split-lock-technologies

有关您提出的问题、请参阅 TRM 中的6.1.5.7 VIM 锁步模式部分。  此处提取以快速参考：

在锁步模式下、CPU1用作 CPU0的诊断。 在此模式下、仅使用 CPU0的中断输入。 除了 CPU0之外、这些中断输入也在内部路由到 CPU1 (通过专用于 CPU1的电平同步/边沿检测逻辑、此外通过一些延迟电路)。 然后、来自两个 VIM 中断内核的输出通过专用比较总线发送到 MSS CCMR5模块(CPU0的输出已延迟)。 为 CCMR5 模块负责比较两组输出信号、并通过生成中断( MSS_CCMR5_ERR )。

如果您的问题得到了解答,请告诉我。

此致、Shiv

非常感谢。 它可以关闭。