• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 243 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TM4C1233H6PGE：ESD 更改 GPIO 的状态

admin
Guru**** 2380860 points
Other Parts Discussed in Thread: TM4C1233H6PGE
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1352781/tm4c1233h6pge-esd-changing-the-state-of-gpios

器件型号：TM4C1233H6PGE

我有一个使用 TM4C 系列处理器(特别是 TM4C1233H6PGE )的系统、在 ESD 测试过程中我们看到了一些奇怪的行为。 我们会看到 GPIO 会进入某种伪闩锁模式。 配置为输出并设置为高电平或输入的 GPIO 将变为低电平1V 左右。 只有先将输出置为低电平、然后再置为高电平、才能将输出恢复至高电平状态。 如果存在这种奇怪的"低电平"状态、并且我们将它们置为高电平、它们将保持在相同的"低电平"状态。 我们已向我们观察到这种情况的 GPIO 添加了 ESD 保护、但它尚未解决问题。 我们甚至在处理器的电源轨上添加了一些 TVS 二极管、这也没有提供帮助。 处理器已正确解耦。 您是否曾见过此类情况、您知道如何解决？

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

     我想您正符合 GPIO#10勘误表。  https://www.ti.com/lit/pdf/spmz849。 请 根据权变措施中的建议限制 IO 压摆率。  

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    那么、这是否意味着任何 ESD 事件都可能导致任何 GPIO 进入低电阻状态？ 此外、我们在 USB 引脚上也看到了一些类似的行为。 同样的问题是否会影响 USB 行为？如果会、我们该如何解决？ 我的理解是、在 USB 数据线路上添加铁氧体是非常糟糕的做法。

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Unknown 说：
    这是否意味着任何 ESD 事件都可能导致任何 GPIO 进入低电阻状态？

    Andrew、您好！

     是的、快速 ESD 事件可能会导致发生勘误表。 您增加了 ESD 保护、但这不会降低压摆率、而仅消除尖峰。  

    Unknown 说：
    我们在 USB 引脚上看到一些类似的行为。

    DP/DM 是 USB 的差分数据引脚。 勘误表将不适用。  

    Unknown 说：
    我的理解是，在 USB 数据线上添加铁氧体是一种非常糟糕的做法。

    请参阅 TM4C123系统设计指南中的 USB 最佳实践。  https://www.ti.com/lit/pdf/spma059

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    user4441152 说：
    DP/DM 是 USB 的差分数据引脚。 勘误表将不适用。  [/报价]

    您能否解释为什么勘误表不会影响这一点？ 发生 ESD 事件时、DP 和 DM 线路将以极快的压摆率耦合来自 ESD 事件的噪声。 USB 数据线的差分性质意味着数据不应被噪声破坏、但高压摆率仍然存在。

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Andrew、您好！

     我不知道内部电路的设计。 尽管不使用 USB 时 DP/DM 可用作 GPIO、但它们也会被路由至 USB 收发器模块。 我认为 USB 收发器具有可防止在 USB 模式下锁存行为的电路。  勘误表没有提及 USB 在这方面的任何错误行为、我也没有听说过 USB 报告可追溯到 GPIO#10。