请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：MSPM0L1306 亲爱的香榭丽舍大街，
我是为我们的客户提出这个问题的。
用户知道 Cortex M0有多达32个 IRQx、并且有4个不同的优先级。
但对于组中断、用户关心的是如何调整其优先级。
例如，如下面的组1，
是否可以使 COMP0的优先级低于 GPIO0？
2.是否可以使 COMP0的优先级低于 TIMG0、同时使 GPIO0的优先级高于 TIMG0？
3.是否可以使 COMP0的优先级高于 TIMG0、同时使 GPIO0低于 TIMG0？
