[参考译文] MSPM0G1505：使用 DMA 更新 GPIO 的速率

1.您能告诉我为什么需要5个 MCLK 时钟吗？ 闪存可在24MHz 零等待提取下工作。

2、对不起,我不能再想了。

我已经设置了一组 uint32_t 值、其中的位设置为与我希望切换的 GPIO 相对应。  我已配置一个 DMA 通道、以便在触发时从该阵列传输到 DOUT31_0。  我的代码的相关片段如下(我已经从应用中删除了一些不必要的附加功能)：

const uint32_t pin_output[] = {

    DRIVE_DR3_PIN,
    DRIVE_DR2_PIN | DRIVE_DR1_PIN | DRIVE_DR3_PIN,
    DRIVE_DR2_PIN | DRIVE_DR3_PIN,
    DRIVE_DR2_PIN,
    DRIVE_DR2_PIN,
    DRIVE_DR2_PIN
}

int main(void)
{
    SYSCFG_DL_init();

    DL_GPIO_enableDMAAccess(DRIVE_PORT, DRIVE_DR1_PIN | DRIVE_DR2_PIN | DRIVE_DR3_PIN);

    DL_DMA_setSrcAddr(DMA, DMA_GPIO_OUTPUT_CHAN_ID, (uint32_t)&pin_output);
    DL_DMA_setDestAddr(DMA, DMA_GPIO_OUTPUT_CHAN_ID, (uint32_t)&DRIVE_PORT->DOUT31_0);
    DL_DMA_setTransferSize(DMA, DMA_GPIO_OUTPUT_CHAN_ID, sizeof(pin_output) / sizeof(pin_output[0]));
    DL_DMA_enableChannel(DMA, DMA_GPIO_OUTPUT_CHAN_ID);

    DL_DMA_startTransfer(DMA, DMA_GPIO_OUTPUT_CHAN_ID);

    while (1) {
        __WFI();
    }
}

从调整 pin_output 阵列到使用示波器进行测量、我可以实现每62.5ns 更新一次。  我很想知道我是否应该能够比这更快。  但是、一致性对我来说也很重要、因此我想了解哪些因素会影响 DMA 吞吐量。

我建议将 PIN_OUT 放入 RAM 中。 它将比闪存中更快。

感谢您的建议。  数据表/参考手册是否说明了对于给定的时钟速度、GPIO 更新的有效速度是多少？  我假设应该有两个时钟(一个从存储器中读取值、另一个写入 GPIO 寄存器)、但实际上似乎不止这一点、即使是使用您的 RAM 建议也是如此。

您好、Alan！

我将连接我们的设计。 我很快就会回来的。

伊森

非常好、谢谢、看起来与我的测量结果相符。

我可以看看您的表显示的内容吗-如果我的 GPIO 模式置于 SRAM 中、那么即使 CPU 也在访问 SRAM 或闪存、时序也没有区别？  所以我的 CPU 仍可以执行代码(包括中断) 和访问闪存或 SRAM 中的数据、如果没有启用更高优先级的 DMA 通道或执行 GPIO 访问、则不应该有任何操作来干扰 GPIO 输出的时序？  如果是、这非常适合我的应用。

是的、是的。 无论如何、对于 DMA、它将始终具有 基本时钟周期(具有最快的8/16/32位传输的重复块 DMA 传输模式)、即3个用于 DMA 读取、等待、写入。